新聞中心

EEPW首頁 > 消費電子 > 新品快遞 > 飛利浦采用 65納米低功耗 CMOS 工藝

飛利浦采用 65納米低功耗 CMOS 工藝

——
作者: 時間:2006-03-15 來源: 收藏
實現一次成功的消費產品 SoC

飛利浦的 SoC 采用低功耗設計技術,為消費產品提供豐富的多媒體體驗和卓越的易用性

飛利浦公司宣布已成功實現一次成功的65納米片上系統(tǒng)(SoC),可以滿足諸如 3G 手機和高性能液晶電視在內的下一代移動多媒體和家庭娛樂產品對復雜設計的需求,從而鞏固了自己在消費產品應用低功耗 CMOS 技術上的領先地位。

飛利浦的新芯片是第一個真正面向消費產品、65納米低功耗 CMOS 工藝的SoC,采用具有 IEM™(智能能量管理)技術的 ARM1176JZF-S™ 處理器、512 K 字節(jié)高速低功耗可擦寫存儲器(scratch-pad memory)、高速通信端口以及關鍵模擬IP塊。它被設計為一個平臺,來揭示下一代消費產品將能夠提供哪些豐富的多媒體體驗以及直觀而簡單的操作。它已經成為飛利浦公司正在進行的新型65納米CMOS SoC高級開發(fā)階段的核心。

飛利浦半導體公司高級副總裁兼首席技術官Ren


關鍵詞: 單片機

評論


相關推薦

技術專區(qū)

關閉