萊迪思推出針對SPI4.2解決方案的高性價比現(xiàn)場可編程系統(tǒng)芯片

　萊迪思半導(dǎo)體（Lattice）公司近日推出其ORSPI4現(xiàn)場可編程系統(tǒng)芯片（FPSC）。該器件有效地綜合了ASIC與FPGA技術(shù)，與單純的FPGA相比，它的集成度和性能更高，成本更低，能提供功耗更低的SPI4.2解決方案。ORSPI4上預(yù)制好的ASIC塊含有兩個SPI4.2接口模塊、一個高速Q(mào)DR II SRAM存儲控制器、四條速率為600Mbps到3.7Gbps的SERDES通道、以及8b/10b編碼/解碼和其它邏輯支持。器件內(nèi)與ASIC塊相連的是邏輯資源超過16K的高性能FPGA和內(nèi)嵌的RAM塊。ORSPI4 FPSC面向Metro空間高速通信系統(tǒng)中的線卡應(yīng)用領(lǐng)域，是目前業(yè)界集成度最高的現(xiàn)場可編程系統(tǒng)芯片。
　　據(jù)了解，ORSPI4 FPSC已經(jīng)是萊迪思推向市場的第十個FPSC產(chǎn)品了，但它是第一個專門針對不斷成長的線卡市場的產(chǎn)品。據(jù)分析家預(yù)測，線卡的銷售量將由2002年的190萬口增加到2006年的480萬口，年復(fù)合增長率可達27%。與此相應(yīng)，萊迪思將配套提供高度集成的器件，實現(xiàn)網(wǎng)絡(luò)處理器、MAC和成幀器與高速串行背板之間的橋接。
　　SPI4.2（系統(tǒng)信息包接口，Level 4，Phase 2）是一項新的系統(tǒng)級接口標(biāo)準(zhǔn)，設(shè)計人員可依照該標(biāo)準(zhǔn)為集中的數(shù)據(jù)和通訊設(shè)施開發(fā)靈活的、可升級的系統(tǒng)。SPI4.2標(biāo)準(zhǔn)由光網(wǎng)際交換論壇（OIF）于2001年頒布，它支持多個協(xié)議以各不相同的高速率傳輸，這些協(xié)議包括SONET/SDH上的信息包（POS）、OC-192、以太網(wǎng)、快速以太網(wǎng)、兆位以太網(wǎng)、10兆位以太網(wǎng)和10兆位光纖通道SAN。SPI4.2摒棄了傳統(tǒng)上用來支持寬范圍數(shù)據(jù)速率和服務(wù)、專有的基于ASIC的或?qū)ｉT的網(wǎng)絡(luò)處理器接口，代之以符合共同標(biāo)準(zhǔn)的接口，方便了來自多個生產(chǎn)商的不同器件之間的互連。
　　設(shè)計SPI4.2接口的目的是在MAC器件和網(wǎng)絡(luò)處理器或交換結(jié)構(gòu)之間傳輸信息包。SPI4.2接口支持ATM及POS應(yīng)用系統(tǒng)所需的總帶寬，為10Gbps廣域網(wǎng)（WAN）、局域網(wǎng)（LAN）、城域網(wǎng)（MAN）和存儲區(qū)域網(wǎng)（SAN）技術(shù)提供了共同的接口，它對于把低速率通道聚合為單個10Gbps上行線路的遠距離通訊或主干傳輸系統(tǒng)是一個理想的選擇。萊迪思的ORSPI4 FPSC器件將SPI4.2核內(nèi)嵌在已經(jīng)做好的ASIC門中，這在可編程市場上還是最新的產(chǎn)品。一些可編程廠家還是只提供SPI4.2軟件IP核，用戶必須自己把IP核集成到整體設(shè)計中去，并面對FPGA布局與布線在時序上的不確定因素。
　　與其它實現(xiàn)SPI4.2標(biāo)準(zhǔn)的FPGA不同，ORSPI4 FPSC的全部高速功能都內(nèi)嵌在100多萬門的ASIC核中，這樣一來，器件中的FPGA門就可以專門用來實現(xiàn)特定設(shè)計的橋接功能。而且將高速功能內(nèi)嵌在硬核中不僅能確保器件的性能、可預(yù)測性和互用性，還能降低總體功耗。
　　另外，ORSPI4 FPSC還具備專用的微處理器接口、32位的內(nèi)部系統(tǒng)總線（以及4位的奇偶校驗）、用作SPI4.2控制和狀態(tài)中心的內(nèi)置系統(tǒng)寄存器、SERDES和存儲控制器模塊。器件的FPGA部分也可以通過微處理器接口被組態(tài)。
　　支持ORSPI4 FPSC器件的軟件包括萊迪思專門的ispLEVER v3.1設(shè)計軟件和一些廣受歡迎的第三方綜合、模擬及驗證工具。