ARM和TSMC簽署65納米和45納米技術(shù)長期協(xié)議
——
ARM Advantage IP提供高速、低功耗的性能表現(xiàn),滿足消費電子、通訊和網(wǎng)絡(luò)市場眾多應(yīng)用的需求。Advantage標(biāo)準(zhǔn)單元包括功耗管理工具包,實現(xiàn)動態(tài)和漏泄功耗節(jié)省技術(shù),例如時鐘門控、多電壓分離和電能門控等。它還提供五個Advantage存儲編譯器,提供相似的高級功耗節(jié)省特性。該產(chǎn)品套件在擴展了的電壓范圍內(nèi)對時鐘和功耗作了特殊設(shè)置,使得設(shè)計師可以完成多電壓設(shè)計的精確模擬。此外,ARM還將發(fā)布TSMC Nexsys I/O產(chǎn)品,從而提供完整的物理IP。
Advantage IP包含了ARM廣泛的views和模型集,提供了與眾多業(yè)界領(lǐng)先的EDA工具的整合。這些views在廣泛的運行條件下可以為Advantage產(chǎn)品提供功能、時鐘和功耗信息,使得設(shè)計師可以在SoC中實現(xiàn)能夠積極控制動態(tài)和漏泄功耗的復(fù)雜功耗管理系統(tǒng)。
TSMC 65納米技術(shù)的成功是建立在其業(yè)界領(lǐng)先的0.13微米和90納米技術(shù)的基礎(chǔ)上。TSMC預(yù)計2006年65納米產(chǎn)品將會有一個爆發(fā)式的增長。公司每2個月會啟動65納米的原型驗證試驗線,幫助客戶和EDA、IP和庫供應(yīng)商就他們的尖端設(shè)計進行原型試驗和驗證。
TSMC 65納米NexsysSM技術(shù)是其同時采用了銅互連和low-k絕緣技術(shù)的第三代半導(dǎo)體工藝。它是一個9層金屬工藝,核電壓1.0或1.2伏,I/O電壓1.8,2.5或3.3伏。與TSMC現(xiàn)有的90nm Nexsys工藝相比,這項新工藝技術(shù)可以將使標(biāo)準(zhǔn)單元門的密度翻倍。它同時還有很具競爭力的六晶體靜態(tài)隨機存取記憶體(6T SRAM)和單晶體嵌入式靜態(tài)隨機存取記憶體(1T embedded DRAM)這兩種存儲單元尺寸。此外,該技術(shù)還包括支持模擬和無線設(shè)計的混合信號和無線電頻率功能,支持邏輯和存儲整合的嵌入式高密度存儲,以及支持客戶加密需求的電子保險絲選項功能。
評論