基于MCU+FPGA的航空總線接口板測(cè)試平臺(tái)設(shè)計(jì)

　　引言

　　本文的項(xiàng)目背景是為了測(cè)試在航空領(lǐng)域CAN總線和高速異步總線的通信狀況。CAN(控制器局域網(wǎng))總線是由ISO(國(guó)際標(biāo)準(zhǔn)化組織)定義的有效支持分布式控制和實(shí)時(shí)控制的多組串行通信總線，由于其在通信能力、實(shí)時(shí)性、靈活性、易用性、傳輸距離遠(yuǎn)、可靠性等方面有著明顯的優(yōu)勢(shì)，日益受到人們的重視，在航空等領(lǐng)域已得到廣泛應(yīng)用，成為目前比較流行的現(xiàn)場(chǎng)總線之一。RS485標(biāo)準(zhǔn)的全稱(chēng)為T(mén)IA/EIA-485串行通訊標(biāo)準(zhǔn)，為彌補(bǔ)RS-232通信距離短、速率低等缺點(diǎn)而產(chǎn)生的，其數(shù)據(jù)采用平衡發(fā)送和差分接收，具有抑制共模干擾的能力，抗噪聲干擾性好。RS485具有多站能力(在總線上允許連接多達(dá)128個(gè)收發(fā)器)，是一種相對(duì)經(jīng)濟(jì)、具有相當(dāng)高噪聲抑制、相對(duì)高的傳輸速率、傳輸距離遠(yuǎn)的半雙工異步總線。LVDS(低壓差分信號(hào)傳輸)具有小擺幅差分特性使其成為一種高速低噪聲、高噪聲抑制能力、較低的電磁干擾、低功率技術(shù)，保證了可靠的信號(hào)傳輸，能滿(mǎn)足當(dāng)今高性能數(shù)據(jù)傳輸應(yīng)用的新型技術(shù)。此技術(shù)基于ANSI/TIA/EIA-644LVDS接口標(biāo)準(zhǔn)。

　　功能介紹

　　本測(cè)試平臺(tái)采用FPGA+MCU為基本運(yùn)行平臺(tái)，通過(guò)CAN總線、高速異步總線進(jìn)行數(shù)字信號(hào)的傳輸，主要用作對(duì)接口板功能的完整性、正確性進(jìn)行測(cè)試分析。通過(guò)RS232接口連接到上位機(jī)實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)發(fā)送和接收，以及對(duì)CAN總線和高速異步總線的波特率等參數(shù)實(shí)施動(dòng)態(tài)控制。

　　硬件電路設(shè)計(jì)

　　本測(cè)試平臺(tái)對(duì)CAN數(shù)據(jù)傳送采用了雙冗余備份總線，支持8路高速異步總線同時(shí)傳送數(shù)據(jù)，其中4路為RS485電平，4路為L(zhǎng)VDS電平。主要由MCU(微控制器)控制模塊、FPGA(現(xiàn)場(chǎng)可編程邏輯陣列)模塊、CAN總線控制模塊、RS485接口模塊、LVDS接口模塊、RS232模塊以及電源模塊組成。主要硬件電路設(shè)計(jì)框圖如圖1。

　　Atmel公司的MCU器件選用Atmel公司的ATmega128-16AI，時(shí)鐘頻率11.0592MHz。ATmega128為基于AVR RISC結(jié)構(gòu)的8位低功耗CMOS微處理器。由于其先進(jìn)的指令集以及單周期指令執(zhí)行時(shí)間，ATmega128 的數(shù)據(jù)吞吐率高達(dá)1MIPS/MHz，從而可以緩減系統(tǒng)在功耗和處理速度之間的矛盾。MCU是整個(gè)總線控制器的核心，主要實(shí)現(xiàn)CAN總線信號(hào)的處理、與上位機(jī)通信以及對(duì)FPGA和上位機(jī)通信進(jìn)行中轉(zhuǎn)。FPGA選用Xilinx公司XC3SD3400A-4CS484，時(shí)鐘頻率50MHz，主要實(shí)現(xiàn)高速異步總線的處理、接收MCU的控制指令與MCU進(jìn)行數(shù)據(jù)交互。