高速邏輯分析儀探測

在過去幾十年中，數(shù)字設(shè)計人員一直把邏輯分析儀作為系統(tǒng)檢驗的主要工具。近年來，隨著時鐘速率的加快，迫使設(shè)計人員不得不考慮系統(tǒng)所有部分的信號完整性，包括測試能力。邏輯分析儀探頭已不再象以往那樣任意連接到系統(tǒng)上，就能夠保證成功，而是必須考察探頭位置、負荷及與傳輸線的鄰近程度等因素。本文考察了在探測高速數(shù)字系統(tǒng)時設(shè)計人員遇到的部分常見問題和探頭的負荷模型以及探測位置的影響。最后，本文還討論了把探頭連接到高速系統(tǒng)最常用的技術(shù)：短線探測和阻尼電阻器探測。

圖 1  簡化的邏輯分析儀探頭負荷模型

邏輯分析儀探頭的負荷模型
任何類型探頭的目標都是盡可能對系統(tǒng)提供最小的電負荷。如果探頭對系統(tǒng)性能的影響太大，那么探頭將不能幫助設(shè)計人員檢驗系統(tǒng)，因為故障原因可能完全是由探頭引起的。隔離故障對有效檢驗故障非常重要，因此，設(shè)計人員必須能夠預(yù)測探頭對系統(tǒng)的影響，而不管其是可以忽略不計，還是占主導(dǎo)地位。
預(yù)測被探測系統(tǒng)性能的最精確方式是在系統(tǒng)模擬中包括一個探頭負荷模型。模擬不僅提供了最精確的探頭影響模型，而且提供了一種方式，可以改變變量，監(jiān)測每個變量的影響。這些變量包括探頭在傳輸線上的位置和/或從傳輸線到探針的探頭短線長度。一般來說，邏輯分析儀的探頭負荷模型如圖1所示。
在較低頻率上，電阻器會主導(dǎo)探頭阻抗，此時對目標的影響最小。這是因為探頭阻抗一般在20kW，而目標一般在50~75W。兩個阻抗并聯(lián)，會產(chǎn)生最接近目標的阻抗。在頻率提高時，探頭開始引入電容，其阻抗開始滾降。一旦阻抗達到目標阻抗的數(shù)量級上，來自探頭的反射會成為重要問題。
此外，在超高頻率上，探頭會引入電感，阻抗將提高。探頭負荷的電容和電感會形成諧振。邏輯分析儀探頭的目標是盡可能提高諧振的頻率。此外，諧振的阻抗應(yīng)盡可能高，如果探頭阻抗下降到10~20W范圍內(nèi)，探頭將分流出目標系統(tǒng)較高的頻率成分。對每種探頭形狀，廠商將提供精確的負荷模型及阻抗與頻率關(guān)系曲線。
為迅速估算探頭的影響，可以使用集總電容探頭模型。邏輯分析儀探頭廠商對每種探頭形狀提供了估算的集總電容。在使用等效集總電容時，可以確定時間常數(shù)，支持端接電阻或傳輸線的阻抗。然后可以在系統(tǒng)時間常數(shù)的均方根之和中使用這種等效電容。一旦確定整體系統(tǒng)時間常數(shù)，可以把其轉(zhuǎn)換成上升時間和帶寬，預(yù)測探頭對系統(tǒng)整體的影響。

圖2  標準傳輸線的電路拓撲結(jié)構(gòu)

探測位置的影響
由于探頭是電路的一部分，而電路也是探頭的一部分，因此可以預(yù)測兩個感興趣的點的影響 (即接收機和探針)。探頭的影響中一個主要變量是其在目標傳輸線上的位置。通過其在傳輸線上的相對位置，可以確定探頭導(dǎo)致的反射。反射影響的嚴重程度取決于目標系統(tǒng)(即軌跡長度、端接方案、電壓余量等)。圖2是一個標準傳輸線系統(tǒng)，其中列明了連接邏輯分析儀探頭的最常用位置。
負荷端接系統(tǒng)
在負荷端接系統(tǒng)中，負荷端接電阻器僅用于傳輸線設(shè)計中，引入的反射被吸收到接收機上的端接電阻器。如果這些反射、入射波或后續(xù)波同時到達，它們本身會表現(xiàn)為上升時間劣化或碼間干擾(ISI)，在把邏輯分析儀探頭連接到系統(tǒng)上時，探頭將表現(xiàn)為電容不連續(xù)點。把探頭插入這類系統(tǒng)中的最佳位置是信號源。首先，探頭反射會即時發(fā)生在驅(qū)動裝置上，然后這種反射會再次反射離開低阻抗驅(qū)動裝置，并與入射波一起沿著傳輸線傳送。這樣收到的波形會經(jīng)歷上升時間劣化，但二次反射最小。其次，為降低電容負荷對系統(tǒng)的影響，探頭形成的RC時間常數(shù)應(yīng)盡可能低。雖然探頭的電容不可改變，但時間常數(shù)的電阻/阻抗取決于探頭的位置，時間常數(shù)的電阻/阻抗是低阻抗驅(qū)動裝置與傳輸線阻抗的并聯(lián)組合。這種組合在系統(tǒng)中產(chǎn)生了最低的電阻/阻抗，通過在信號源插入探頭，將會產(chǎn)生最低的RC時間常數(shù)。
源端接系統(tǒng)
在源端接系統(tǒng)中，僅使用圖2中的源端子。入射波在源端接電阻和傳輸線阻抗之間進行幅度劃分：半幅度波傳到接收機上，在這里，被正反射，這種反射與入射波疊加在一起，產(chǎn)生驅(qū)動裝置的原始幅度。同時反射通過反向傳導(dǎo)會傳回驅(qū)動裝置，然后被吸收到源端接電阻器中。源端子采用相應(yīng)的結(jié)構(gòu)，使得在除接收機之外的傳輸線任何位置上，觀察到的波形都呈現(xiàn)出階梯形。通過把其與用戶定義的門限電壓(通常以電壓擺幅為中心)進行比較，邏輯分析儀確定被探測的信號是‘1’還是‘0’。這意味著如果邏輯分析儀探頭位于直接接收機之外的任何地方，都將觀察到這種階梯狀波形。在波形位于擺幅中間的時長內(nèi)，邏輯分析儀將不能確定邏輯電平。這直接影響著分析儀的定時性能。因此對源端接系統(tǒng)，邏輯分析儀探頭的位置應(yīng)盡可能接近接收機。
雙端接系統(tǒng)
在雙端接系統(tǒng)中，傳輸線中同時使用源電阻器和端接電阻器。由于源端接電阻器和負荷端接電阻器形成的電阻分路器，只有一半的原始信號會到達接收機。邏輯分析儀探頭一般會放在這類系統(tǒng)上任何地方，主要考慮因素是探頭的RC時間常數(shù)。但是，在系統(tǒng)的任何位置上，電阻/阻抗將是線路特性阻抗的1/2。由于在探針上只能觀察到一半的原始電壓電平，因此設(shè)計人員必須保證滿足邏輯分析儀的最小電壓擺幅規(guī)范。

短線探測
探針和目標信號之間敷設(shè)的軌跡長度稱為短線。短線探測是指探針不能直接放在目標的傳輸線上。短線可以由PCB軌跡、導(dǎo)線或連接器引線組成。由于PCB上的布局限制，很難避免短線探測。問題是探針離傳輸線的距離必須有多近，同時仍能在系統(tǒng)和邏輯分析儀中實現(xiàn)可以接受的性能。
在談?wù)搨鬏斁€時使用的經(jīng)驗法則也適用于邏輯分析儀短線。經(jīng)驗法則取決于系統(tǒng)上升時間，對邏輯分析儀，建議短線的電長度不超過系統(tǒng)上升時間的20%。此時可以把短線視作阻尼電阻，而不是分布式傳輸線。但是，在短線長度提高時，電容會大幅度提高，在某一點上，電容會超過探頭的總電容。

阻尼電阻器探測
很明顯，在探針和被探測的系統(tǒng)之間增加一條短傳輸線會嚴重影響目標接收機和邏輯分析儀探針上的信號質(zhì)量。在探針不能直接放在目標系統(tǒng)上時，改善探頭和系統(tǒng)性能的方式之一是采用“阻尼電阻器探測”的方法。通過直接在目標上插入一個阻尼電阻器，可以在探針上容忍更長的一段短線。阻尼電阻器有兩種用途：首先，它把目標系統(tǒng)與短線探頭的電容負荷隔開。其次，它消耗短線上的反射能量，從而使得邏輯分析儀能夠觀察到更清楚的信號。
在包含信號完整性工具(如安捷倫科技的“Eye Scan”)的現(xiàn)代邏輯分析儀中，探測技術(shù)將更加重要。邏輯分析儀可以從模擬角度查看被探測的信號特點。為利用這種模擬信息，探頭本身不得使顯示的波形失真。如果可以使探頭負荷達到最小，那么可以把產(chǎn)生的眼圖視作系統(tǒng)中發(fā)生情況的真實模擬表示。這為調(diào)試信號完整性問題提供了一個非常強大的工具。邏輯分析儀信號完整性工具的主要優(yōu)點是能夠在許多信道中同時進行模擬測量。通過使用Eye Scan及安捷倫科技最新的一套邏輯分析儀模塊(16753A、54A、55A和56A)，可以觀察多達340個信號。這些新工具可以從全新的角度查看信號完整性及進行系統(tǒng)調(diào)試。但是，如以上所說，探測對成功的測量至關(guān)重要。

結(jié)語
本文分析了使用邏輯分析儀成功地探測高速數(shù)字系統(tǒng)的考慮因素。從中可以看出，探頭在目標上產(chǎn)生了負荷，具體大小取決于探頭固有的負荷及探頭在傳輸線上的位置。此外，本文還說明了目標的拓撲結(jié)構(gòu)和寄生信號會使探針上觀察的信號完整性劣化。在使用邏輯分析時，這兩個因素都應(yīng)該考慮在內(nèi)。■