基于CMOS振蕩器技術(shù)的硅頻率控制

　　LC 振蕩器架構(gòu)

　　LC 振蕩器的諧振頻率為 3 GHz，以提高電感器的品質(zhì)因數(shù)。在振蕩回路中引入了一個(gè)有損耗的電容，與電感線圈的損耗匹配，因此該 LC 振蕩器的電感線圈引起的溫度系數(shù)(TCf)可以消除。這種方法實(shí)現(xiàn)了溫度系數(shù)的無(wú)源補(bǔ)償，因此最大限度地降低了功耗，同時(shí)與采用有源補(bǔ)償電路相比，還降低了噪聲。可編程薄膜電容器陣列(Cf[X:0])用來(lái)通過(guò)相應(yīng)的開(kāi)關(guān) TR[X:0]，微調(diào)工藝變化引起的偏移，如圖 2 所示。其余的頻率可編程薄膜電容器陣列(Cf[Y:0])包括與每個(gè)電容器串聯(lián)的電阻器(RC[Y:0])，以便能通過(guò)開(kāi)關(guān) TC[Y:0]，有意將損耗引入電容網(wǎng)絡(luò)?？删幊谭诸l器陣列對(duì) LC 振蕩器的諧振頻率分頻，以使該器件能支持從 1 MHz 到 200 MHz的頻率。系統(tǒng)架構(gòu)中包括一個(gè)可編程整數(shù)分頻器陣列和非易失性存儲(chǔ)器(NVM)，以存儲(chǔ)微調(diào)、補(bǔ)償和配置系數(shù)。

　　封裝引起的頻率漂移

　　圖 3 中所示的未封裝 LC 振蕩器硅芯片容易受到幾種影響，從而引起頻率漂移，導(dǎo)致較低頻率時(shí)的穩(wěn)定性問(wèn)題。

　　例如，意外的電磁輻射可能導(dǎo)致自諧振頻率變化。光照可能產(chǎn)生光子電流，從而在偏置電路中引入不希望的偏移。此外，還存在來(lái)自電感線圈的邊緣磁場(chǎng)(B)和來(lái)自?xún)粽袷幓芈冯娙莸碾妶?chǎng)(E)，如圖 4 所示。

　　芯片輻射的邊緣電磁場(chǎng)可能被封裝或芯片周?chē)h(huán)境所擾亂，從而引起頻率漂移。參見(jiàn)圖 4，從電感線圈輻射出的 B 磁場(chǎng)可能延伸到封裝之外。因此，如果該磁場(chǎng)被一種可滲透的材料改變，或者終止于一種金屬處，那么頻率就會(huì)漂移。類(lèi)似地，器件的雜散 E 電場(chǎng)會(huì)產(chǎn)生寄生電容。封裝模制復(fù)合體的介電常數(shù)有任何改變，都會(huì)引起頻率漂移。如果聽(tīng)之任之而不加以控制，那么每種機(jī)制都能引起超過(guò)數(shù)百 ppm 的頻率漂移。

　　法拉第屏蔽和頻率穩(wěn)定性

　　為了克服封裝及周?chē)h(huán)境引起的頻率漂移，人們開(kāi)發(fā)出了一種低成本、晶圓級(jí)后處理方法(法拉第屏蔽)，該屏蔽在芯片頂部和封裝之間充當(dāng)壓力緩沖器。法拉第屏蔽控制并終止邊緣電磁場(chǎng)，從而使硅芯片能在晶圓上接受測(cè)試，并能用幾乎任何組裝方法封裝，例如采用塑料封裝、多芯片封裝(MCP)或基板上芯片(CoB)的形式。法拉第屏蔽包括一個(gè)厚厚的電介質(zhì)臺(tái)面，如圖 5 所示。電介質(zhì)臺(tái)面的頂端用幾微米厚的銅進(jìn)行電鍍，對(duì)于在 3GHz 時(shí)控制邊緣 B 磁場(chǎng)來(lái)說(shuō)，這就足夠厚了。類(lèi)似地，芯片底端用幾微米厚的鋁實(shí)現(xiàn)金屬化，以控制邊緣電磁場(chǎng)。法拉第屏蔽在芯片的頂端和底端終止邊緣 B 磁場(chǎng)，如圖所示。此外，密封的電介質(zhì)材料對(duì)邊緣電場(chǎng)呈現(xiàn)恒定介電常數(shù)，從而控制了寄生電容。

　　如圖 6 所示，最新一代法拉第屏蔽能在 -20℃至 70℃的溫度范圍內(nèi)，使 LC振蕩器實(shí)現(xiàn) ± 100 ppm 的頻率穩(wěn)定度。

　　大批量生產(chǎn)測(cè)試

　　每一個(gè) CMOS 振蕩器都必須對(duì)頻率偏移和溫度補(bǔ)償進(jìn)行微調(diào)。為了降低成本，人們開(kāi)發(fā)出了 126 點(diǎn)大規(guī)模并行探頭，(見(jiàn)圖7)該探頭進(jìn)行雙溫插入，以確保在每一個(gè)器件上都能設(shè)定最佳的溫度補(bǔ)償，并在 -20℃至 70℃的溫度范圍內(nèi)、所有工作條件下以及整個(gè)壽命期內(nèi)，實(shí)現(xiàn) ± 100 ppm 的頻率穩(wěn)定度。包括雙溫插入的生產(chǎn)測(cè)試能力為 30 kU/小時(shí)。　　

　　性能結(jié)果

　　對(duì)一個(gè)頻率設(shè)定為 125 MHz 的器件進(jìn)行單邊帶(SSB)相位噪聲功率譜密度(PSD)測(cè)試，所得結(jié)果如圖 8 所示。噪聲層低于 -145 dBc/Hz。采用磚墻式濾波器，從 12 kHz 至 20 MHz，集成 RMS 的相位抖動(dòng)為 2 ps。頻譜中未看到較大的雜散噪聲?？傊辔辉肼曅阅芊浅：?，而且功耗極低，僅消耗 2 mA 電流，這主要是因?yàn)椴捎昧酥?ldquo;設(shè)計(jì)方法”一節(jié)所述的無(wú)源溫度補(bǔ)償方法。

　　結(jié)論

　　在 -20℃至 70℃的溫度范圍內(nèi)、所有工作條件下和整個(gè)生命同期內(nèi)，CMOS振蕩器技術(shù)能實(shí)現(xiàn) ± 100 ppm 的總體頻率穩(wěn)定度，并具有卓越的相位噪聲性能，僅消耗 2 mA 電流。在采用無(wú)源溫度補(bǔ)償方法——利用有損耗的電容消除電感線圈引起的頻率漂移時(shí)，CMOS 振蕩器能成為一個(gè)穩(wěn)定的頻率源。法拉第屏蔽控制并終止邊緣電磁場(chǎng)，以防止周?chē)h(huán)境引起頻率漂移。CMOS 振蕩器采用全硅技術(shù)，能以業(yè)界最低的成本實(shí)現(xiàn)具卓越性能的頻率源。

　　參考文獻(xiàn)：
　　[1]McCorquodale M S, Gupta V.CMOS 振蕩器的發(fā)展史：頻率控制領(lǐng)域的黑馬[C].歐洲計(jì)時(shí)與頻率論壇與國(guó)際頻率控制研討會(huì) (EFTF-IFCS)，2011 年 5 月， p437-442.
　　[2]McCorquodale M S, Gupta B, Armstrong W E, Beaudouin R, Carichner G, Chaudhari P, Fayyaz N, Gaskin N, Kuhn J, Linebarger D,Marsman E, O'Day J, Pernia S, Senderowicz D.硅片作為頻率源[C].國(guó)際頻率控制研討會(huì)(IFCS)，2010 年 6 月，p103-108.
　　[3]McCorquodale M S, Brown R B.現(xiàn)代和歷史上的短期頻率穩(wěn)定性指標(biāo)[C].歐洲計(jì)時(shí)與頻率論壇與國(guó)際頻率控制研討會(huì) (EFTF-IFCS)，2009 年 4 月，p328-333.
　　[4]McCorquodale M S, Ding M K, Brown R B.CMOS LC振蕩器相位噪聲和抖動(dòng)學(xué)習(xí)與模擬[C].IEEE 國(guó)際電路與系統(tǒng)研討會(huì)(ISCAS)，2003 年 5 月，p665-668 .
　　[5]McCorquodale M S . Pernia S M, O'Day J D, Carichner G, Marsman E, Nguyen N, Kubba S, Nguyen S, Kuhn J, Brown R B.具有 90ppm 總頻率誤差與擴(kuò)展頻譜功能的 0.5–480MHz 自參考 CMOS 時(shí)鐘生成器[C].IEEE 國(guó)際固態(tài)電路會(huì)議(ISSCC)，技術(shù)文章資料搜集。2008 年 2 月，p350-351,p 619.
　　[6]Baljit Chandhoke.嵌入式系統(tǒng)的時(shí)鐘抖動(dòng)基本原理[R/OL].