新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > TTL與CMOS,很基礎(chǔ)但很多人不知道

TTL與CMOS,很基礎(chǔ)但很多人不知道

作者: 時(shí)間:2024-04-17 來(lái)源:硬件筆記本 收藏

問(wèn)題引入

本文引用地址:http://m.butianyuan.cn/article/202404/457713.htm

在工作中,會(huì)遇到OC門與OD門的稱謂。而感性的認(rèn)識(shí)一般為:OD門是采用MOS管搭建的電路,壓(電壓)控元器件。

OC門是采用晶體管搭建的電路,流(電流)控元器件。而OD門的功率損耗一般是小于OC門,為什么?


電平

TTL電平:

輸出電平:高電平Uoh >=2.4v 低電平Uol <= 0.4v

輸入電平:高電平Uih >= 2.0v 低電平 Uil <= 0.8v

電平:

輸出電平:高電平Uoh ≈ VCC Uol ≈ GND

輸入電平:高電平Uih >= 0.7*VCC Uil <= 0.2*VCC

備注:VCC是電源電壓 GND是數(shù)字地

電路是電壓控制器件,由于是壓控,元器件的輸入電阻較大。

由此,元器件對(duì)于干擾信號(hào)比較敏感,因?yàn)檩斎腚娮璐?,干擾信號(hào)會(huì)全部輸入到元器件中。

由此,電路的輸入端管腳,最好不要開路,給定狀態(tài),接地或者接到電壓源上。

輸出高低電平:TTL 輸出電平容限:2.4v -0.4v= 2.0v

CMOS輸出電平容限:VCC (3.3v or 5v)

輸入高低電平:TTL輸入電平容限:2.0v-0.8v = 1.2v

CMOS輸入電平容限:(0.7-0.2)VCC≈(1.65v 0r 2.5v)

由此可見,CMOS電路的輸入輸出高低電平容限較寬。


壓控與流控

是流控電路,是依靠電流起控制作用的。通過(guò)控制基極電流來(lái)控制晶體管的工作情況(發(fā)射極 集電極電流的工作情況)。

CMOS電路是壓控電路,依靠電壓起控制作用??刂茤艠O與源極的電壓,控制CMOS工作在關(guān)斷區(qū)還是截止區(qū)。

由于TTL是流控器件,電流起作用,電路的響應(yīng)速度較快,狀態(tài)建立時(shí)間在在5-10ns,而CMOS電路是壓控器件,狀態(tài)建立時(shí)間25-50ns。

由建立時(shí)間可以知道,的電流較大。由此其功耗較大。

而元器件功耗與另一因素有關(guān)。開關(guān)頻率,開關(guān)頻率越大,消耗的功率越大,表現(xiàn)為熱。


注意事項(xiàng):

CMOS電路:

CMOS電路輸入端,需要確定默認(rèn)狀態(tài),不能懸空,因?yàn)檩斎牍苣_對(duì)于干擾信號(hào)的很敏感,一旦懸空,很容易引入干擾。

CMOS電路的輸入電流不要超過(guò)1mA。不然,容易燒毀元器件。

輸入端外界大電容,需要在輸入端與電容間串接保護(hù)電阻,形成濾波電路,避免燒毀元器件。電阻選取原則R=V/1mA

V:外界電容的電壓。


TTL電路輸入端懸空相當(dāng)于端接高電平。相當(dāng)于輸入端外界一個(gè)阻值無(wú)窮大的電阻。

TTL門電路的輸入端串聯(lián)電阻不能過(guò)大。如果過(guò)大,會(huì)引起控制邏輯混亂。即控制端是低電平。在三極管的基極被抬高為高電平。

TTL電路在截止?fàn)顟B(tài)下,OC門依然有電流,稱為漏電流。而晶體管在截止?fàn)顟B(tài)下,控制電壓存在,

而由于有漏電流,導(dǎo)致在截止?fàn)顟B(tài)下,依然有功率損耗。




關(guān)鍵詞: TTL電路 CMOS

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉