華大九天FAB解決方案 為芯片設(shè)計(jì)與制造架起橋梁

　　隨著芯片設(shè)計(jì)和制造的工藝節(jié)點(diǎn)走向納米量級(jí)，芯片功能越來(lái)越復(fù)雜，客戶定制化需求越來(lái)越多，F(xiàn)AB正在面臨著紛繁復(fù)雜的問(wèn)題：工藝庫(kù)更新速度快定制多，工作處理的數(shù)據(jù)規(guī)模變得越來(lái)越大，IP與客戶數(shù)據(jù)融合工作越來(lái)越繁重復(fù)雜，版圖數(shù)據(jù)版本多差異小，快速出具DRC/LVS檢驗(yàn)報(bào)告等。針對(duì)這些問(wèn)題，華大九天提出了以下相應(yīng)解決方案，這些方案貼近FAB工程師的使用習(xí)慣，兼具效率與精確的使用需求，確保Tape-out的順利交付。

　　Standard Cell/IP設(shè)計(jì)——Aether

　　華大九天Aether平臺(tái)可提供完整的數(shù)模混合信號(hào)IC設(shè)計(jì)解決方案，包含設(shè)計(jì)數(shù)據(jù)庫(kù)管理、工藝管理、原理圖編輯器、混合信號(hào)設(shè)計(jì)仿真環(huán)境、版圖編輯器、原理圖驅(qū)動(dòng)版圖和混合信號(hào)布線器。無(wú)縫集成了華大九天全部工具以及其他主流第三方工具，使整個(gè)設(shè)計(jì)流程更加平滑、高效。Aether不僅支持以Vcell為核心的ePDK，同時(shí)支持不斷革新的iPDK及業(yè)界其他標(biāo)準(zhǔn)。華大九天與多家Foundry合作，已完成多款先進(jìn)工藝PDK的開(kāi)發(fā)。

　　Standard Cell/IP仿真——Aeolus-AS/iWave

　　隨著設(shè)計(jì)規(guī)模急劇增加和設(shè)計(jì)工藝復(fù)雜度的不斷提高，傳統(tǒng)SPICE仿真工具進(jìn)行功能驗(yàn)證時(shí)遇到前所未有的瓶頸。傳統(tǒng)SPICE仿真時(shí)間太長(zhǎng)，許多設(shè)計(jì)要運(yùn)行幾天甚至幾周時(shí)間;仿真容量巨大，超出傳統(tǒng)仿真工具處理能力;加上越來(lái)越多的PVT式設(shè)計(jì)無(wú)法得到全面準(zhǔn)確的驗(yàn)證，大大增加涉及風(fēng)險(xiǎn)。

　　Aeolus-AS是高精度的晶體管級(jí)并行SPICE仿真工具，能夠在保持高精度的前提下突破目前驗(yàn)證大規(guī)模電路所遇到的容量、速度瓶頸，支持多核并行，大大提升仿真效率。它支持標(biāo)準(zhǔn)單元(可與主流建庫(kù)工具集成)、IP模塊的SPICE仿真分析;其獨(dú)有的RC約減和并行仿真技術(shù)，能夠有效滿足深亞微米及納米工藝的IP設(shè)計(jì)后仿真。與之對(duì)應(yīng)額iWave高性能的混合信號(hào)波形顯示、分析工具，支持多種主流的波形格式，能夠便捷的對(duì)波形進(jìn)行各種分析和后處理，比如measure，calculator等。

　　Standard Cell/IP驗(yàn)證——Argus/FlashLVL/PVE

　　Argus是新一代納米級(jí)芯片驗(yàn)證解決方案，提供獨(dú)有的扁平化、層次化和高效并行的驗(yàn)證方式，抑郁定制擴(kuò)充的語(yǔ)法驗(yàn)證規(guī)則，且兼容主流物理驗(yàn)證工具語(yǔ)法規(guī)則，在匹配主流工具驗(yàn)證結(jié)果及速度的基礎(chǔ)上，能夠有效避免偽錯(cuò)及漏錯(cuò)。Argus支持DRC/LVS/LVL/ERC等多種驗(yàn)證，PVE可以將驗(yàn)證結(jié)果直接返標(biāo)到Aether的原理圖、版圖設(shè)計(jì)中，也可以返標(biāo)到主流的IC設(shè)計(jì)平臺(tái)中。

　　IP Merge——Skipper

　　Skipper是高效的版圖顯示、查看、編輯平臺(tái)，具有出眾的超大規(guī)模版圖數(shù)據(jù)處理能力;IP Merge功能支持圖形化界面、腳本等多種方式的快速IP合并;同時(shí)集成了Argus/FlashLVL，可以對(duì)版圖進(jìn)行驗(yàn)證并快速返標(biāo)。Tape-out服務(wù)在foundry設(shè)計(jì)服務(wù)部門是重要的工作環(huán)節(jié)之一，工程師常常需要不斷檢閱客戶提交的設(shè)計(jì)數(shù)據(jù)，并做DRC查看、修正及其他邏輯運(yùn)算，以保證芯片的可制造型及良率，Skipper的一體化平臺(tái)能夠幫助工程師進(jìn)行各種格式數(shù)據(jù)的檢閱、對(duì)比以及DRC結(jié)果的反標(biāo)，尤其以LVL的快速高效，大大提高生產(chǎn)率。在芯片組裝和sign-off階段，Skipper高效處理海量版圖數(shù)據(jù)的能力可以為版圖設(shè)計(jì)工程師提供快速便捷的版圖數(shù)據(jù)處理方案。