雙掃描使能低功率觸發(fā)設(shè)計(jì) 限制SoC的移位模式中的功耗

　　所有的SoC使用掃描鏈來檢測設(shè)計(jì)中是否存在任何制造缺陷。掃描鏈?zhǔn)菍闇y試而設(shè)計(jì)的，以串聯(lián)方式按順序連接芯片的時(shí)序單元。隨著越來越多的功能被集成在SoC中，SoC中的觸發(fā)器(時(shí)序單元)和組合邏輯的總數(shù)量不斷增加。在掃描移位階段，峰值功率是一個(gè)大問題，因?yàn)樵谕暾囊七M(jìn)移出階段，所有的觸發(fā)器隨著組合邏輯的切換而觸發(fā)，而如果峰值功率超過允許的極限，移位數(shù)據(jù)可能會(huì)被破壞，這樣由于偽故障而影響芯片的成品率。本文介紹了一個(gè)觸發(fā)設(shè)計(jì)，可以對(duì)移位過程中的組合邏輯切換進(jìn)行門控，從而保證設(shè)計(jì)的峰值功率和平均動(dòng)態(tài)功率。

　　問題描述：設(shè)計(jì)中使用的測試掃描鏈連接設(shè)計(jì)的所有時(shí)序單元

　　在多個(gè)鏈中，一個(gè)典型的觸發(fā)器具有兩個(gè)輸出，功能輸出(Q)和掃描輸出(SO)，在內(nèi)部它們彼此短接在一起。觸發(fā)器設(shè)計(jì)師提供了專門的掃描輸出，可以在移位中輕松收斂保持定時(shí)。當(dāng)SoC處于移位模式時(shí)，觸發(fā)器的掃描輸出直接連接到掃描鏈中下一個(gè)觸發(fā)器的掃描輸入，由于沒有任何組合邏輯，這對(duì)保持定時(shí)來說是非常嚴(yán)峻的問題。因此，為了避免這個(gè)問題，設(shè)計(jì)師提供了專用的掃描輸出，這是延遲版的功能輸出(Q)。這樣，在移進(jìn)和移出階段，功能輸出Q與掃描輸出SO一起繼續(xù)根據(jù)掃描輸入SI進(jìn)行切換。由于功能輸出Q切換，整個(gè)功能組合邏輯也在完整的移進(jìn)移出階段繼續(xù)切換。圖1顯示了上述概念?！　?/p>

 

　　解決這個(gè)問題的動(dòng)機(jī)

　　限制移位過程中的功率非常重要。挑戰(zhàn)在于不影響設(shè)計(jì)的情況下，限制實(shí)例數(shù)和測試時(shí)間。目前，有幾種方式來實(shí)現(xiàn)這一目標(biāo)，如減少移頻，建立多個(gè)移位域，然后按順序運(yùn)行它們，限制移位模式產(chǎn)生過程中的切換等。但所有這些解決方案會(huì)影響測試時(shí)間，從而增加測試成本。

　　因此，通過停止不必要的組合邏輯切換，可以顯著減少移位過程中的峰值功耗。

　　其中一種實(shí)現(xiàn)方式是對(duì)移位過程中的功能輸出進(jìn)行門控，然后在捕獲周期中取消門控。之前在這方面已經(jīng)有一些工作已經(jīng)完成，而且已經(jīng)有現(xiàn)成的技術(shù)(美國7650548 B2)，通過掃描功能對(duì)功能輸出進(jìn)行門控。所以，思路很簡單，因?yàn)樵谝莆贿^程中掃描使能設(shè)置為1，功能輸出將保持不變，在捕獲周期時(shí)則取消門控，這樣捕獲到的就是最新掃描輸入的值，而不是一些舊的或恒定值。見圖2。