芯片廠商賽靈思描畫后摩爾時(shí)代FPGA將向何處去

　　“未來賽靈思將不僅僅是一家FPGA的芯片廠商，而是向成為Smarter System All Programmable方案提供商轉(zhuǎn)型，我們將為客戶提供交鑰匙的解決方案。”提到賽靈思的未來，其亞太區(qū)銷售與市場副總裁楊飛如是說。

　　賽靈思的這一藍(lán)圖在去年已經(jīng)初露端倪，而就在最近他們走出了面向具體應(yīng)用的第一步，即面向FPGA的優(yōu)勢領(lǐng)域--通信網(wǎng)絡(luò)應(yīng)用推出了一系列的基于7系列FPGA以及SoC FPGA產(chǎn)品的解決方案。

　　追根溯源

　　筆者在這里想帶大家一起回溯一下賽靈思的這種轉(zhuǎn)變的脈絡(luò)。我想早在開發(fā)基于45nm工藝的統(tǒng)一架構(gòu)的6系列FPGA時(shí)，賽靈思應(yīng)該就開始考慮FPGA的未來了。形成統(tǒng)一架構(gòu)后將讓賽靈思FPGA產(chǎn)品的應(yīng)用擴(kuò)展進(jìn)入一個(gè)新的爆發(fā)點(diǎn)，同時(shí)隨著工藝尺寸的降低，F(xiàn)PGA的門級(jí)數(shù)量成倍增長，F(xiàn)PGA產(chǎn)品可實(shí)現(xiàn)的功能也出現(xiàn)量級(jí)的變化，在一些高端如通信、工業(yè)應(yīng)用中的優(yōu)勢越發(fā)明顯，但同時(shí)其開發(fā)的復(fù)雜度也在提升，這是FPGA廠商面臨的機(jī)遇和挑戰(zhàn)。當(dāng)進(jìn)入到28nm工藝節(jié)點(diǎn)，以及隨著SoC FPGA和3D IC的出現(xiàn)，這種應(yīng)用需求和產(chǎn)品開發(fā)間的矛盾會(huì)更加明顯。

　　這里也不得不提系統(tǒng)廠商產(chǎn)品開發(fā)的一個(gè)趨勢，那就是在一些保持穩(wěn)定高速增長的應(yīng)用領(lǐng)域即上面提到的通信、工業(yè)等，產(chǎn)業(yè)的加速發(fā)展使這些領(lǐng)域的競爭日益激烈，為保證市場空間和利潤，讓相關(guān)產(chǎn)品開發(fā)周期不斷縮短，要求更短的產(chǎn)品上市時(shí)間、更低的成本，據(jù)楊飛介紹，目前典型的業(yè)界產(chǎn)品開發(fā)周期為6~9個(gè)月，就會(huì)對(duì)芯片供應(yīng)商提出更高的要求，必須簡化系統(tǒng)廠商的開發(fā)難度、降低開發(fā)成本。

　　這是目標(biāo)應(yīng)用市場的需求，也讓賽靈思看到他們必須要做的一件事，為服務(wù)好用戶，必須為自己的FPGA產(chǎn)品的應(yīng)用設(shè)計(jì)做減法，即提供IP，簡化用戶的產(chǎn)品設(shè)計(jì)，幫助他們節(jié)省開發(fā)時(shí)間。于是賽靈思便開始了布局，他們首先考慮的是自己最大的一塊市場網(wǎng)絡(luò)和通信基礎(chǔ)設(shè)施，在過去的三年里，賽靈思投資10億美金，先后收購了Omiino、Modelware、Sarance和Modesat幾家提供IP和設(shè)計(jì)服務(wù)的公司，來豐富自己在通信系統(tǒng)設(shè)備方面的IP庫。但我們也知道，賽靈思有自己原有的IP庫，現(xiàn)在加入了收購來的IP庫，同時(shí)現(xiàn)有很多通信設(shè)備廠商也有自己的IP庫，在產(chǎn)品設(shè)計(jì)時(shí)往往會(huì)綜合考慮和運(yùn)用這些IP，怎樣將這些IP都整合起來，讓用戶可以充分運(yùn)用IP的定制化和FPGA的靈活性是一個(gè)很大的問題。沒關(guān)系，賽靈思早就考慮到了這個(gè)問題，于是有了Vivado設(shè)計(jì)平臺(tái)的問世。楊飛介紹，“賽靈思的IP、收購的第三方IP以及用戶自有IP基本采用業(yè)界公共標(biāo)準(zhǔn)，在Vivado這個(gè)平臺(tái)上，用戶可以實(shí)現(xiàn)這些IP的調(diào)用、整合、自定義和整體布局布線。”

　　于是水到渠成，賽靈思最新SmartCORE IP產(chǎn)品組合正式進(jìn)入應(yīng)用。賽靈思推出的面向通信基礎(chǔ)架構(gòu)的SmartCORE IP庫，涵蓋了從無限異構(gòu)網(wǎng)絡(luò)、回程、核心到邊緣到數(shù)據(jù)中心應(yīng)用的眾多IP產(chǎn)品組合，包括數(shù)字前段，回程調(diào)制解調(diào)器、L1 PHY+l2/3、流量管理、包處理、CPRI、JESD、PCIe、以太網(wǎng)、多路選擇器、SAR等等，可滿足有線、無線、數(shù)據(jù)中心的廣泛應(yīng)用。“這些IP都是經(jīng)過驗(yàn)證的，賽靈思還可為客戶提供針對(duì)集成和定制的服務(wù)，包括硬軟件分區(qū)、系統(tǒng)級(jí)架構(gòu)定義、IP集成和定制以及ISO認(rèn)證、UVM和System Verilog”楊飛表示，“同時(shí)網(wǎng)絡(luò)應(yīng)用還只是賽靈思的第一步，很快我們會(huì)在4月份推出面向工業(yè)的Smarter Vision系統(tǒng)解決方案，為機(jī)器視覺應(yīng)用提供各種IP支持。”

　　劍指ASSP/ASIC

　　賽靈思最新的系統(tǒng)方案提供商的發(fā)展戰(zhàn)略是要填補(bǔ)ASSP/ASIC的市場空白。“以通信設(shè)備為例，系統(tǒng)設(shè)備商正在整合，客戶逐漸集中，導(dǎo)致半導(dǎo)體廠商的競爭日益激烈，對(duì)ASSP和ASIC廠商而言，對(duì)客戶的依賴度會(huì)更高，如果市場需求不足，其前期產(chǎn)品開發(fā)的研發(fā)投入將難以保證，只有毛利保證在60~70%左右才能讓企業(yè)健康、良性發(fā)展。所以我們看到近幾年來，全球前16大ASSP廠商有一半以上都陷入虧損，這一方面和產(chǎn)業(yè)背景的不景氣有關(guān)，也折射出ASSP這種商業(yè)模式的一些弱點(diǎn);ASSP和ASIC的另一個(gè)劣勢是缺少差異化，不夠靈活，如果為了滿足多樣化需求而過度設(shè)計(jì)，則會(huì)導(dǎo)致成本負(fù)擔(dān)過重;同時(shí)系統(tǒng)設(shè)備的發(fā)展趨勢是高性能、低功耗、低成本。而這些都是賽靈思FPGA產(chǎn)品的優(yōu)勢所在。”楊飛在分析和ASSP/ASIC廠商的競爭時(shí)如是說。

　　賽靈思推出的面向小蜂窩DFE和1層/2層基帶卸載應(yīng)用的Smarter解決方案，相比ASSP的解決方案，其性能提高2倍，成本降低25%，總功耗降低35%;面向OTN-400G轉(zhuǎn)發(fā)器的Smarter解決方案，較之現(xiàn)有ASSP的方案，性能提高4倍，成本降低30%，總功耗降低40%;面向80G QoS高端NIC的Smarter解決方案，相比ASSP 的方案，性能提高2倍，成本降低40%，總功耗降低50%。所有這些方案的另一大特點(diǎn)是原有多芯片的解決方案現(xiàn)在都可以只用一顆賽靈思的FPGA產(chǎn)品來實(shí)現(xiàn)，簡化產(chǎn)品開發(fā)流程和設(shè)計(jì)。楊飛也自信的提到，在過去的12個(gè)月里，已有多個(gè)通信領(lǐng)域的客戶正在采用賽靈思提供的Smarter 解決方案替代原有ASSP或ASIC的解決方案。通過集成或替換ASIC或ASSP，賽靈思預(yù)計(jì)SmartCORE IP 在通信領(lǐng)域設(shè)計(jì)中的采用率可達(dá)到40%。