新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > Semico:28nm SoC開(kāi)發(fā)成本較40nm攀升1倍

Semico:28nm SoC開(kāi)發(fā)成本較40nm攀升1倍

作者: 時(shí)間:2013-06-25 來(lái)源:semi 收藏

  根據(jù)SemicoResearch的報(bào)告顯示,采用制程的系統(tǒng)級(jí)晶片()設(shè)計(jì)成本較前一代40nm制程節(jié)點(diǎn)增加了78%,此外,軟體成本增加的比重更高,提高約一倍以上。

本文引用地址:http://m.butianyuan.cn/article/146755.htm

  Semicon估計(jì),推出系統(tǒng)晶片所需的軟體開(kāi)發(fā)成本,目前已經(jīng)遠(yuǎn)高于IC設(shè)計(jì)的成本了。

  SemicoResearch指出,盡管在節(jié)點(diǎn)的設(shè)計(jì)成本比40nm節(jié)點(diǎn)時(shí)提高了78%以上,但用于編寫(xiě)與檢查所需軟體成本更上漲了102%。

  軟體所需負(fù)擔(dān)的成本預(yù)計(jì)每年都將增加近一倍。Semico預(yù)測(cè),在10nm晶片制程節(jié)點(diǎn)以前,每年用于軟體開(kāi)發(fā)的成本年復(fù)合成長(zhǎng)率(CAGR)約79%。整合分離式IP模組于當(dāng)代SoC中的成本年復(fù)合成長(zhǎng)率(CAGR)也達(dá)到了77.2%。

  對(duì)于晶片開(kāi)發(fā)商而言,好消息是Semico公司預(yù)期晶片設(shè)計(jì)成本的增加將較緩和。20nm節(jié)點(diǎn)時(shí)的SoC設(shè)計(jì)成本預(yù)計(jì)將較節(jié)點(diǎn)時(shí)增加48%,到了14nm時(shí)將增加31%,而在10nm節(jié)點(diǎn)時(shí)增加約35%。

  由于軟體負(fù)擔(dān)以及整合多方IP核心的成本提高,預(yù)計(jì)在突破新制程節(jié)點(diǎn)時(shí)的先進(jìn)多核心設(shè)計(jì)將達(dá)到最高成本。Semico表示,同一制程節(jié)點(diǎn)時(shí)所衍生的SoC設(shè)計(jì)成本都只是首次開(kāi)發(fā)成本的一小部份。

  同時(shí),專(zhuān)為某一既有節(jié)點(diǎn)建置的新設(shè)計(jì),其成本將隨著時(shí)間的進(jìn)展逐漸大幅降低。在14nm節(jié)點(diǎn)實(shí)現(xiàn)商用化以前,45nm節(jié)點(diǎn)高性能多核心SoC設(shè)計(jì)成本的CAGR為-12.7%。

  Semico并估計(jì)以20nm制造的晶片售價(jià)約20美元,因而必須達(dá)到920萬(wàn)片的出貨量,實(shí)現(xiàn)超過(guò)1.8億美元的營(yíng)收,刀能取得盈虧平衡。



關(guān)鍵詞: 28nm SoC

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉