帶有時標的嵌入式語音信號錄取系統(tǒng)設(shè)計

摘要：為了滿足語音電臺抗干擾客觀評估系統(tǒng)對語音文件對準精度的要求，在FPGA平臺上設(shè)計一種基于SOPC技術(shù)的帶有時間標記信息的嵌入式語音信號錄取系統(tǒng)。在GPS接收機時間信息和秒脈沖觸發(fā)下，NiosⅡ軟核處理器控制音頻Codec芯片WM8731對輸入的音頻信號進行高精度采集，將觸發(fā)時間信息和采集得到的數(shù)據(jù)按照特定的格式進行打包與封裝，并以FAT文件格式存儲到SD卡上。由于GPS系統(tǒng)時間信息具有很高的時間精度，加之FPGA器件具有的時序可控特性，使得采集系統(tǒng)所記錄的數(shù)據(jù)具有較高的絕對時間精度，完全能夠滿足誤差小于1 ms的對準精度要求。
關(guān)鍵詞：錄取；時標；嵌入式；SOPC；NiosⅡ

0 引言
語音通信電臺是當今軍事指揮、工業(yè)調(diào)度和日常生產(chǎn)活動中主要的溝通設(shè)備，其通信質(zhì)量與抗干擾能力將對國防和經(jīng)濟建設(shè)產(chǎn)生直接影響。語音電臺抗干擾客觀評估系統(tǒng)(以下簡稱評估系統(tǒng))通過數(shù)字信號處理算法比較在發(fā)送電臺端錄取的標準語音文件與在接收電臺端錄取的失真語音文件之間的信號特征，給出語音電臺的抗干擾性能參數(shù)。由于語音信號是按照每20 ms一個語片進行處理，故對語音信號的對準提出了較高的要求，為了達到較高的評估精度，對準誤差應(yīng)小于1 ms。
為了滿足上述技術(shù)指標，本文采用當前剛剛興起的SOPC(System On a Programmable Chip)技術(shù)在FPGA(Field Programmable Gate Arr ay)平臺上設(shè)計了一種帶有時標的嵌入式語音信號錄取系統(tǒng)。本系統(tǒng)通過捕獲GPS(Global Positioning System)系統(tǒng)的授時信息和秒脈沖信號，觸發(fā)SOPC系統(tǒng)中NiosⅡ嵌入式軟核處理器進入外部中斷，調(diào)用中斷處理函數(shù)啟動音頻Codec芯片WM8731，對Line-in通道輸入的模擬語音信號進行48 KSPS采樣率、16 b采樣精度的錄取，將觸發(fā)錄取的時間信號作為時標與錄取得到的數(shù)據(jù)按照特定數(shù)據(jù)格式進行打包和封裝，并利用FAT文件系統(tǒng)將封裝好的數(shù)據(jù)存儲到SD卡(Secure Digital Card)中。由于GPS秒脈沖前沿可以達到微秒級精度，加之WM8731控制接口采用Verilog語言編寫，從而保證了絕對時間誤差遠遠小于1 ms的技術(shù)要求。

1 系統(tǒng)組成
SOPC是基于可編程邏輯器件的可重構(gòu)片上系統(tǒng)(SOC)，它集成了硬核或軟核CPU、DSP、鎖相環(huán)、存儲器、I／O接口及可編程邏輯，由于具有設(shè)計靈活、研制周期短、開發(fā)成本低等優(yōu)點，已經(jīng)逐步應(yīng)用在通信、工控、信號處理等諸多領(lǐng)域。
為了給評估系統(tǒng)提供高精度、帶有時標的語音數(shù)據(jù)源，本文采用SOPC技術(shù)在FPGA平臺設(shè)計了一套帶有時標的嵌入式語音信號錄取系統(tǒng)(以下簡稱錄取系統(tǒng))。錄取系統(tǒng)由片上系統(tǒng)和外圍系統(tǒng)兩部分組成。片上系統(tǒng)包括：NiosⅡ嵌入式軟核處理器、GPS控制器、SD卡控制器、SDRAM控制器、Audio控制器、Ethernet控制器、GPIO控制器以及內(nèi)部Avalon總線；外圍系統(tǒng)包括：GPS接收機M12MT、SD存儲卡、SDRAM存儲芯片、Audio Codec芯片WM8731、Ethernet物理層芯片DM9000A和傳輸變壓器以及按鍵和LED等輸入與顯示器件等。系統(tǒng)組成框圖如圖1所示。

2 硬件結(jié)構(gòu)設(shè)計
在FPGA平臺上設(shè)計SOPC系統(tǒng)為本文的核心工作。FPGA芯片選擇Altera公司CycloneⅡ系列的EP2C35F672C6N，其具有33 216個邏輯宏單元、105個M4K存儲單元、4個鎖相環(huán)以及475個通用I／O口。FPGA開發(fā)環(huán)境采用QuartusⅡ，嵌入式系統(tǒng)開發(fā)環(huán)境采用SOPC Buildero由于Nios Ⅱ嵌人式軟核CPU、SDRAM控制器、Ethernet控制器和GPIO控制器都是SOPC Builder中集成的通用IP核，直接調(diào)用即可，故本文不做詳細介紹，下面對GPS控制器、Audio控制器和SD卡控制器進行詳細介紹。
2．1 GPS授時系統(tǒng)的設(shè)計
本設(shè)計中所使用M12MT是一款5 V供電、RS 232電平NAEA 0183格式串行輸出、TTL電平秒脈沖(PPS)輸出型GPS模塊，由于FPGA芯片I／O口是3．3 V電平，故需要進行電平轉(zhuǎn)換，串口電平轉(zhuǎn)換采用美信(Maxim)公司生產(chǎn)的MAX3232芯片，秒脈沖信號由TI公司生產(chǎn)SN74AHC1G04單緩反向器芯片生成。
由于SOPC Builder中的UART核通信協(xié)議可以與GPS串口輸出協(xié)議兼容，故本設(shè)計中經(jīng)過電平轉(zhuǎn)換的信號與片內(nèi)UART核相連，其參數(shù)設(shè)為：波特率為9 600b／s、1個起始位，1個停止位，無校驗位。秒脈沖經(jīng)電平轉(zhuǎn)換后與PIO控制器相連，其參數(shù)設(shè)為輸入模式、帶有中斷功能、邊沿觸發(fā)中斷、下降沿觸發(fā)中斷。
2．2 音頻采集系統(tǒng)的設(shè)計
為了達到較高的錄音品質(zhì)，本設(shè)計中選用Wolfson公司生產(chǎn)的音頻Codec芯片WM8731，其最高可支持96 KSPS采樣率、24 b采樣精度的立體聲輸入／輸出?？紤]到語音電臺抗干擾評估系統(tǒng)的特殊要求和存儲空間、處理速度等條件的限制，本設(shè)計中通過軟件設(shè)置，使WM8731工作在48 KSPS采樣率、16 b采樣精度、單聲道的工作模式下。
WM8731的控制接口和音頻數(shù)據(jù)接口分別采用I2C總線和I2S總線，由于控制總線數(shù)據(jù)量較少，加之I2C總線時序比較簡單，故采用程序控制PIO模擬I2C總線的方式對其進行控制；由于數(shù)據(jù)總線數(shù)據(jù)量較大，并且必須保證數(shù)據(jù)的完整性，本設(shè)計采用Verilog硬件描述語言編寫了一個Audio控制器，完成采樣控制、數(shù)據(jù)緩存以及與Avalon總線接口等功能。