Xilinx FPGA的嵌入式系統(tǒng)開發(fā)過程
加入技術(shù)交流群
圖1中MicroBlaze處理器的外部接口定義如下：
①DPLB(Data Processor Local Bus)、DOPB(Data On—chip Peripheral Bus)；數(shù)據(jù)接口，處理器本地總線，用于處理器與片內(nèi)的設(shè)備數(shù)據(jù)交換。
②IPLB(Instruction Processor Local Bus)、IOPB(Instruction On-Chip Peripheral Bus)：指令接口，用于指令讀取通道。
③DLMB(Data Local Memory Bus)：數(shù)據(jù)接口，本地存儲器總線，用于高速數(shù)據(jù)交換。
④ILMB(Instruction Local Memory Bus)；指令接口，實現(xiàn)高速指令讀取。
⑤MFSL0～15(Main Fast Simple Link)：FSL主設(shè)備數(shù)據(jù)接口，提供點對點數(shù)據(jù)通道；SFSL0～15(Slave FastSimple Link)：FSL從設(shè)備點對點數(shù)據(jù)接口。
⑥D(zhuǎn)WFSL0～15：FSL主設(shè)備直接連接接口；DRFSL0～15：FSL從設(shè)備直接連接接口；
⑦IXCL(Instruction side Xilinx CacheLink interface)和DXCL(Data side Xilinx CacheLink interface)：分別為指令高速緩存接口和數(shù)據(jù)高速緩存接口。
2 EDK工具開發(fā)流程
Xilinx公司嵌入式開發(fā)套件工具EDK(Embedded Development Kit)為用于開發(fā)基于MieroBlaze軟核和PowerPC硬核處理器的SOPC系統(tǒng)提供了一個很好的工具平臺。Xilinx公司的EDK工具主要包含：Xilinx Platform Studio(XPS)人機界面、嵌入式系統(tǒng)工具套件、嵌入式處理IP核、Platform Studio SDK(Software Development Kit，SDK)。XPS提供下面的特性：
◆能夠添加核，編輯核參數(shù)，進(jìn)行總線和信號連接，產(chǎn)生MHS文件；
◆能夠產(chǎn)生和修改MSS文件；
◆支持Xilinx底層所有工具；
◆能夠產(chǎn)生和觀察系統(tǒng)塊圖和設(shè)計報告；
◆多用戶軟件應(yīng)用支持；
◆項目管理；
◆過程和工具流程依賴管理。
一個完整的嵌入式處理器系統(tǒng)設(shè)計通常包括3個部分：硬件系統(tǒng)的構(gòu)建、軟件系統(tǒng)及存儲器映射、應(yīng)用程序開發(fā)。
硬件系統(tǒng)的構(gòu)建是指設(shè)計人員根據(jù)應(yīng)用的需要而使用Xilinx的技術(shù)建立靈活的嵌入式處理子系統(tǒng)。硬件平臺是由一個或多個處理器或外設(shè)連接到處理器總線構(gòu)成的，EDK通過微處理器硬件規(guī)范(Microprocessor Hardware Specification，MHS)文件記錄硬件平臺信息。
軟件系統(tǒng)及存儲器映射是由軟件驅(qū)動和用于建立應(yīng)用程序的操作系統(tǒng)組成的。所建立的軟件映像文件只包含用戶所使用到的一部分Xili nx的庫。EDK通過微處理器軟件規(guī)范(Microprocessor Software Spectifcation，MSS)記錄軟件平臺信息。設(shè)計人員可以在軟件平臺運行多個應(yīng)用程序。
MHS和MSS數(shù)據(jù)文件定義了嵌入式系統(tǒng)，其開發(fā)流程如圖2所示。本文引用地址：http://m.butianyuan.cn/article/148224.htm
3 嵌入式系統(tǒng)應(yīng)用設(shè)計
3．1 系統(tǒng)的硬件組成
本文以某智能無線電監(jiān)測管控系統(tǒng)為例，采用基于FPGA的SOPC技術(shù)，選用的實驗平臺為Xilinx公司的XCAVSX35 FPGA開發(fā)平臺。圖3表示的是系統(tǒng)中嵌入式處理器的硬件組成，這些硬件除A／D轉(zhuǎn)換模塊、干擾機和控制中心外，都集成在一塊FPGA評估板上。系統(tǒng)以帶有32位Micro Blaze軟核的FPGA作為控制中心，處理經(jīng)A／D變換后的偵察信號數(shù)據(jù)，然后通過以太網(wǎng)將數(shù)據(jù)傳送到控制中心，并從控制中心傳回控制參數(shù)DDR_SDRAM作為片外存儲器，用來彌補微處理器內(nèi)部存儲器容量小的缺點；CF卡存儲系統(tǒng)軟硬件的bit文件和網(wǎng)絡(luò)配置文件；串口用來控制具有遠(yuǎn)程控制功能的偵察接收機，也可在調(diào)試時輸出系統(tǒng)的運行信息。本文設(shè)計的嵌入式系統(tǒng)的各功能部件在FPGA內(nèi)部都以IP核的形式構(gòu)建并連接，包括DDC和FFT自定義的IP核，它們分別以PLB總線和FSL總線掛接在MicroBlaze上，較好地滿足了智能無線電監(jiān)測管控系統(tǒng)的硬件設(shè)計需求。
評論