基于DSP的FPGA衛(wèi)星測控多波束系統(tǒng)設(shè)計(jì)

一、引言

衛(wèi)星測控多波束系統(tǒng)主要針對衛(wèi)星信號實(shí)施測控，它包括兩個(gè)方面：信號波達(dá)方向(DOA)的估計(jì)和數(shù)字波束合成。

波達(dá)方向的估計(jì)是對空間信號的方向分布進(jìn)行超分辨估計(jì)，提取空間源信號的參數(shù)如方位角、仰角等。

數(shù)字波束合成也稱為空域?yàn)V波，主要是根據(jù)信號環(huán)境的變化自適應(yīng)地改變各陣元的加權(quán)因子，在期望信號方向形成主波束，在干擾信號方向形成零陷，降低副瓣電平, 目的是在增強(qiáng)期望信號的同時(shí)最大程度的抑制無用的干擾和噪聲，并提取有用的信號特征以及信號所包含的信息。用于測向和波束合成的算法很多，選擇合適的算法來滿足系統(tǒng)的需求是一個(gè)重要方面。另一方面，該系統(tǒng)對實(shí)時(shí)性有一定的要求，要求在限定時(shí)間內(nèi)完成測向和波束合成權(quán)值的計(jì)算。

本文所介紹的衛(wèi)星測控多波束系統(tǒng)采用ADI公司新近推出的新一代TigerSHARC DSP芯片和FPGA器件相結(jié)合組成信號處理模塊，利用DSP的軟件編程完成測向和波束合成權(quán)值的計(jì)算，然后用FPGA器件將原始信號和權(quán)值進(jìn)行波束合成，在系統(tǒng)設(shè)計(jì)中我們使用兩片igerSHARCDSP 芯片來完成。高性能的DSP芯片保證了數(shù)據(jù)能夠準(zhǔn)確及時(shí)的處理，也構(gòu)成了該系統(tǒng)的重要組成部分。

二、TigerSHARC DSP芯片介紹

TigerSHARC101S 是AD公司新近推出的高性能定/浮點(diǎn)DSP，具有極高的處理能力，它采用靜態(tài)超標(biāo)量結(jié)構(gòu)，既有超標(biāo)量處理器所具有的大容量指令緩沖池和指令跳轉(zhuǎn)功能，又可以在程序執(zhí)行前就把指令級并行操作用編譯器預(yù)測出來，其主要的性能指標(biāo)為：

(1)主頻為250 MHz，即單指令周期為4 ns;有2個(gè)對等的處理單元來支持SIMD(單指令多數(shù)據(jù))模式;

(2)系統(tǒng)內(nèi)部有3條獨(dú)立的128位數(shù)據(jù)總線，分別訪問各自的2 Mbit存儲空間;

(3)系統(tǒng)外部數(shù)據(jù)總線為64 bit，地址總線32 bit，外部尋址空間為4G字;

(4)4個(gè)8 bit的全雙工鏈路口，各自可以獨(dú)立工作。在多處理器系統(tǒng)中，鏈路口可作為處理器之間的點(diǎn)到點(diǎn)通信，組成分布式的多處理器系統(tǒng)。14個(gè)DMA通道，可用于后臺傳輸;

(5)可擴(kuò)展性強(qiáng)，共享并行總線可支持8個(gè)TS101S連在一起用于高速的數(shù)字信號處理。

由于測向和波束合成的算法計(jì)算量大，系統(tǒng)對信號的處理時(shí)間有要求，一片DSP不能完成任務(wù)，本系統(tǒng)充分利用TS101S DSP芯片的并行處理能力，采用多處理器的并行結(jié)構(gòu)來完成信號的處理。

三、算法研究

用于測向和波束合成的算法很多，各種算法各有優(yōu)勢，通過對這些算法的模擬和性能比較，最終選擇MUSIC(Multiple Signal Characteristic)算法來實(shí)現(xiàn)測向，用基于線性約束最小二乘恒模算法進(jìn)行波束合成。MUSIC算法的基本原理是根據(jù)天線陣中不同位置的陣元所接收到的空間來波信號的樣本數(shù)據(jù)、天線位置參數(shù)和陣元的特性參數(shù)，應(yīng)用現(xiàn)代譜估計(jì)理論和統(tǒng)計(jì)學(xué)理論及相應(yīng)的數(shù)學(xué)運(yùn)算，對來波的空間譜進(jìn)行估計(jì)，并分析其能量的分布狀態(tài)，以確定空間來波的方向，也就是從背景噪聲中檢測出空間源信號并估計(jì)出信號的參數(shù)如方位角、仰角等，這種測向技術(shù)具有在較強(qiáng)干擾環(huán)境下同時(shí)對同信道內(nèi)多個(gè)信號的快速、高靈敏度、高精度測向的功能。算法實(shí)現(xiàn)流程圖1所示。

基于線性約束的最小二乘恒模算法是最小二乘算法的一種改進(jìn)，它克服了最小二乘算法存在的干擾捕獲問題，利用線性約束的方法對初始權(quán)向量進(jìn)行優(yōu)化，使之在迭代過程中可以較快而準(zhǔn)確地收斂于我們所期望的信號,并且不受信號功率大小的影響。該算法收斂速度快，輸出信號的信干噪比可以接近理想值，并且對幅相差不敏感，通過對陣列信號進(jìn)行算法仿真，最小二乘恒模算法性能可以達(dá)到系統(tǒng)需求。算法的流程如圖2所示。