采用分布式算法的低通FIR濾波器設(shè)計(jì)

　　數(shù)據(jù)接收是在每個(gè)時(shí)鐘下降沿時(shí)檢測(cè)轉(zhuǎn)換完成信號(hào)，如果完成，則存入對(duì)應(yīng)的存儲(chǔ)器中，對(duì)于N階的系統(tǒng)，就需要存儲(chǔ)N個(gè)數(shù)據(jù)等待處理。然后利用數(shù)據(jù)選擇器依次選擇各個(gè)數(shù)據(jù)，對(duì)數(shù)據(jù)的每一位進(jìn)行檢測(cè)和提取，組成算法中所需要的數(shù)據(jù)。在控制信號(hào)的作用下利用累加器對(duì)數(shù)據(jù)疊加、移位處理即可實(shí)現(xiàn)。

　　最后，F(xiàn)PGA向DAC0832的數(shù)據(jù)輸入口(D10～D17)輸送數(shù)據(jù)。提供DAC0832數(shù)據(jù)鎖存允許控制信號(hào)ILE，高電平有效。提供DAC0832控制信號(hào)(CS：片選信號(hào);Xfer：數(shù)據(jù)傳輸控制信號(hào);WRl、WR2：DAC寄存器寫選通信號(hào))，低電平有效。

　　3 仿真實(shí)驗(yàn)、工況信號(hào)測(cè)試實(shí)驗(yàn)

　　基于分布式算法低通FIR濾波器選用xilinx公司的virrex-Ⅱpro器件，在isel0.1下進(jìn)行設(shè)計(jì)。利用modelsim 6.5對(duì)濾波器進(jìn)行仿真。系統(tǒng)采用頻率為500 kHz的分頻時(shí)鐘，在FPGA中產(chǎn)生一個(gè)高頻方波和一個(gè)低頻鋸齒波信號(hào)，并對(duì)兩個(gè)信號(hào)進(jìn)行疊加。疊加后的信號(hào)作為輸入，對(duì)應(yīng)圖中DIN，經(jīng)過系統(tǒng)處理后輸出結(jié)果對(duì)應(yīng)圖中RESULT，仿真結(jié)果如圖3所示。

　　由圖3中可以看出，本系統(tǒng)存在相位偏移和濾波后依然存在雜波信號(hào)的缺點(diǎn)，相位偏移主要是由濾波處理滯后于輸入引起的，比較穩(wěn)定且偏移較小，一般情況下可以忽略;雜波信號(hào)由系統(tǒng)階數(shù)較低和系數(shù)量化誤差引起的。實(shí)際應(yīng)用中可根據(jù)情況選擇適當(dāng)階數(shù)的濾波器和提高采樣頻率予以解決。

　　工況信號(hào)測(cè)試實(shí)驗(yàn)。由信號(hào)發(fā)生器同時(shí)產(chǎn)生一個(gè)50 Hz低頻信號(hào)和一個(gè)5 kHz高頻信號(hào)，然后對(duì)兩個(gè)信號(hào)進(jìn)行疊加，作為被測(cè)的工況信號(hào)。被測(cè)的工況信號(hào)經(jīng)過A/D轉(zhuǎn)換、濾波處理、D/A轉(zhuǎn)換，然后在示波器中顯示，如圖4所示。輸出波形中過濾掉了高頻信號(hào)部分，同時(shí)低頻信號(hào)能夠通過該濾波器。由圖4中可以看出，濾波處理后與實(shí)際信號(hào)還存在一定的誤差。誤差主要是由于算法中采用了低階濾波器、系數(shù)量化誤差、器件精度低等原因所致，該誤差可以控制在允許范圍，還可以通過選擇高精度的器件和增加濾波器的階數(shù)得以提高。

　　4 結(jié)語

　　實(shí)驗(yàn)結(jié)果表明，基于分布式算法低通FIR濾波器的優(yōu)點(diǎn)是工作可靠，濾波精度較高，且具有占用資源少，運(yùn)算速度快。在資源允許的條件下可根據(jù)實(shí)際應(yīng)用任意確定濾波器的字長(zhǎng)和階數(shù)，在高速數(shù)字信號(hào)處理領(lǐng)域可以得到很好的應(yīng)用。