工程師分析實例，帶你走近Xilinx FPGA設(shè)計

作者：時間：2012-07-14 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

圖13 中Module View 窗口中選中代碼的最頂層模塊。而后如圖 13 藍色部位所示，在 Process View 窗口中的 Launch Modelsim Simlator，將自動打開 Modsim，并且已將當前 project 的相關(guān)信息加載到了 Modsim 中。如圖 14 所示。要注意的是，后仿真也是如此調(diào)用 Modsim。關(guān)于 Modsim 的使用請參考相關(guān)文檔。如果需要仿真的不是最頂層模塊，則在 Module View 窗口中選中相應(yīng)的代碼文件，用同樣的步驟調(diào)用仿真。

本文引用地址：http://m.butianyuan.cn/article/148768.htm

　　
圖14 調(diào)用的 Modsim

　　4.約束文件

　　ISE 是一款基于約束的開發(fā)工具。在進行高速數(shù)字電路設(shè)計的時候，需要在綜合、映射、布線時附加約束條件，以便控制綜合、映射、布線過程，使設(shè)計滿運行速度，使用資源和引腳位置等要求。約束包括時序約束、分組約束和區(qū)域約束。在本文中，將介紹最常用的Constraints Editor 約束編輯器，以及時序約束和引腳綁定(該兩者最為基本)。首先，像第二步編寫代碼文件中一樣建立約束文件(.ucf 文件)，在本文中，如圖 15 所示，可以看到 lcd_c.ucf 文件即為一個約束文件。新建時，唯一的不同是在圖 8 中左面對話框中應(yīng)選擇 Implementation Constraints File。同樣地，如果已經(jīng)有現(xiàn)成的約束文件，也可以通過和代碼文件相同的方法導(dǎo)入。如圖 15 所示，在 Module View 窗口中選中代碼的最頂層模塊，而后在 ProcessView 窗口中雙擊 Create Timing Constraints或者 Create Area Constraints，將自動打開 Constraints Editor 約束編輯器。

　　需要注意的是，雙擊 Assign Package Pins 將打開引腳與區(qū)域約束編輯器PACE，由于 Constraints Editor 約束編輯器完全可以完成引腳綁定的功能，對于PACE 的使用，本文不再進行詳細討論。Constraints Editor 如圖 16 所示。

　　
圖15 在project navigator 中調(diào)用 Constraints Editor

　　
圖16 Constraints Editor 界面

　　如圖 16 所示，共有四類約束界面，Global 為附加全局約束，Ports 為附加端口約束，Advanced 為附加分組約束和時序約束，Misc 為附加專用約束。常用的是 Ports，其中可以進行引腳綁定，如圖 17 所示。雙擊對應(yīng)信號的Location 框，可以進行輸入。在引腳號前必須加上字母 p。在這次 LCD 實驗中，可以直接導(dǎo)入 digital power 提供的 lcd_c.ucf 文件，也可以自己在 Constraints Editor 中如圖 17 中所示一樣進行設(shè)置。

圖17 附加引腳約束

　　通過以上設(shè)置，就完成了約束，在這里附加提到一點就是，在 Constraints Editor 中，下方的對話框?qū)@示 ucf 文件的內(nèi)容。約束文件也可以通過文本輸入的方式完成，在圖 15 中雙擊 Edit Constraints(Text)即可。5.綜合與實現(xiàn)

　　在進行完約束以后，就可以進行綜合與約束了。綜合與實現(xiàn)的工作將由 ISE自動完成，用戶通過約束文件和對 properties 選項控制實現(xiàn)對整個過程的控制。整個過程將產(chǎn)生映射、布線等一系列時序報告以及 RTL schematic View，還可以利用 XPower 進行功耗分析，便于用戶對綜合與實現(xiàn)的結(jié)果有個詳細的了解。

　　綜合與實現(xiàn)如圖 18 所示。

　　
圖18 實現(xiàn)與綜合