TI 多內(nèi)核 DSP 助力航空電子與雷達系統(tǒng)翱翔騰飛

尺寸與功耗

SWaP 是對上述任務關(guān)鍵型應用的主要要求。TI 長期以來始終致力于提供業(yè)界最低功耗的 DSP 與 SoC。C6657 不但支持雙 C66x DSP 功能，頻率在 1GHz 時功耗不超過 3.5 瓦，同時還能提供性能與外設的理想組合，滿足市場需求。緊湊的 21x21 毫米封裝可滿足任務關(guān)鍵型應用對小巧外形的要求。C6657/55/54 器件還提供最新“超薄”封裝（僅 2.9 毫米厚），可優(yōu)化任務關(guān)鍵型應用對整體系統(tǒng)級封裝的要求。此外，這些器件還支持 -55 至 100C 的更寬泛工作溫度，這就是通常所謂的航空電子應用要求。

此外，C6657 還可支持軟件定義無線電中最復雜的波形。VCP 與 VCP3d 加速器、內(nèi)部共享存儲器（達 3MB）與接口帶寬可提供必要的高性能，能夠支持和生成眾多 SDR 應用中使用的最為復雜的波形。

高性能結(jié)合尺寸、重量與功耗的革命性突破：TI 多內(nèi)核 DSP 助力航空電子與雷達系統(tǒng)翱翔騰飛 2012 年 3 月

雷達設計要求

現(xiàn)代雷達設計將信號處理功能整合在雷達系統(tǒng)的前端（激勵器／接收器），這其中可能包括波形生成、濾波、矩陣逆轉(zhuǎn)運算以及信號關(guān)聯(lián)。此外，雷達系統(tǒng)還需要進行數(shù)學函數(shù)運算，包括遞歸最小平方與平方根運算。許多設計人員都在基于 C 語言的處理器中實施了這些功能（采用定點十進制和／或浮點運算）。這些類型的設計可充分利用 TI C6657 中提供的小型雙定／浮點內(nèi)核滿足系統(tǒng)需求。

例如，在自適應陣列設計與標準空間收發(fā)器陣列處理 (STAP) 中，矩陣逆轉(zhuǎn)是一個重要因素。矩陣逆轉(zhuǎn)可根據(jù)雷達系統(tǒng)中使用的陣列規(guī)模，充分利用 C6657 DSP 提供的并行處理功能縮短時延，降低系統(tǒng)功耗。隨著系統(tǒng)中陣列規(guī)模的變大，所需浮點乘法也隨之提高。雷達系統(tǒng)設計人員最可行的設計方法是使用 DSP 和內(nèi)部存儲器模塊實施這一功能。C6657 提供高達 40 GFLOP 的性能以及 3MB 的內(nèi)部存儲器，是該應用的理想選擇。

結(jié)論

TI C6657/55 DSP 將外設與處理功能進行完美整合，可為系統(tǒng)設計帶來眾多優(yōu)勢，包括定點速率浮點性能、更高的系統(tǒng)靈活性以及更低的系統(tǒng)成本與功耗。器件上整合的外設可提供網(wǎng)絡連接 (EMAC)、支持 ECC 的高速存儲器接口、標準總線接口 (PCIe) 以及高速低時延點對點接口 (HyperLink)。該高級外設集可增強系統(tǒng)性能與可擴展性，再加上高集成度，可進一步降低系統(tǒng)成本。在需要運行雷達、SDR 以及航空電子應用要求的復雜計算密集型算法時，C6657/55 整合定浮點的數(shù)字性能可提供得天獨厚的優(yōu)勢。

總而言之，TI C6657/55 DSP 不但可為任務關(guān)鍵型應用提供優(yōu)異的 SWaP 性能，同時還可為整體系統(tǒng)縮減芯片數(shù)量與板級空間。