PCI9052接口電路的功能及應用

摘要：PCI總線是Pentium主機最常見的總線，基于PCI總線形成的CompactPCI和PXI總線廣泛地應用在儀器和自動化領域。PCI適配卡的接口設計變得越來越重要，介紹PCI專用接口電路PCI9052的功能，通過一個例子介紹它的應用。

關鍵詞：外部設備互連總線；局部總線；接口電路；PCI9052；應用

1 引言

PCI（Peripheral Component Interconnect）總線具有獨立于處理器、高數(shù)據(jù)傳速率、即插即用、低功耗、適應性強等特點，已成為微型機的主流總線。基于PCI總線形成的CompactPCI和PXI總線廣泛應用于儀器和自動化領域。隨著PCI總線的廣泛應用，其接口的設計開發(fā)顯得尤為重要。由于PCI總線的獨特性能，如信號負載能力、支持數(shù)據(jù)的突發(fā)傳送、地址/數(shù)據(jù)、命令/字節(jié)使能信號總線復用等，使中小規(guī)模的器件難以實現(xiàn)接口電路。實現(xiàn)PCI總線接口一般采用CPLD或FPGA設計PCI接口，這種方法難度很大；另一種是采用專用的PCI接口電路，使設計開發(fā)者免除繁瑣的時序分析，縮短開發(fā)周期，降低開發(fā)成本。本文介紹PCI9052接口電路的功能及其在PCI板卡設計中的應用。

2 接口電路

PCI9052是PLX公司開發(fā)的低價位PCI總線目標接口電路,功耗低,采用PQFP型160引腳封裝,符合PCI2.1規(guī)范,它的局部總線(LOCAL BUS)可以通過編程設置為8/16/32位的(非)復用總線，數(shù)據(jù)傳送率可達到132Mb/s。提供了ISA接口，可以使ISA適配器迅速、低成本地轉換到PCI總線上。主要功能與特性如下所述：

異步操作。PCI9052的Local Bus與PCI總線的時鐘相互獨立運行,兩總線的異步運行便于高、低速設備的兼容。Local Bus的運行時鐘頻率范圍為0MHz～40MHz,TTL電平，PCI的運行時鐘頻率范圍為0MHz～33MHz。

支持突發(fā)操作。PCI9052提供一個64字節(jié)的寫FIFO和一個32字節(jié)的讀FIFO,從而支持預取模式即突發(fā)操作。

中斷產(chǎn)生器?？梢杂蒐ocal Bus的二個中斷信號LINTi1和LINTi2產(chǎn)生一個PCI中斷信號INTA＃。

串行EEPROM接口，用于存放PCI總線和Local總線的配置信息。

5個局域總線地址空間和4個片選，基址和地址范圍可以由串行EEPROM或主控設備進行編程。

大/小Endian模式的字節(jié)交換，有二種交換字節(jié)順序的輸出方式。

總線驅動。所有地址、數(shù)據(jù)和控制信號都有PCI9052直接驅動，不用額外的驅動電路。

Localbus等待狀態(tài)。除了等待信號LRDYI＃用于握手之外,PCI9052還有一個內部等待產(chǎn)生器(包括地址到數(shù)據(jù)周期、數(shù)據(jù)到數(shù)據(jù)周期和數(shù)據(jù)到地址周期的等待)。

PCI鎖定機制。主控設備可以通過鎖定信號占有對PCI9052的唯一訪問權。

ISA總線模式。PCI9052提供一個ISA邏輯接口，用戶可直接使PCI總線和ISA總線相連,可以非常容易地將ISA設計轉換到PCI。

PCI9052的接口示意圖如圖1所示。

圖1 PCI總線接口示意圖

3 PCI9052的功能及操作

3.1 初始化

上電時，PCI總線的RST＃信號將PCI9052的內部寄存器設置為缺省值，同時，PCI9052輸出局部復位信號（LRESET＃），并且檢查EEPROM是否存在。如果設備上裝有EEPROM，且EEPROM的第一個16字節(jié)非空，那么，PCI9052根據(jù)EEPROM內容設置內部寄存器,否則設為缺省值。

3.2 復位

PCI9052支持二種復位方式：硬件復位和軟件復位。硬件復位是PCI9052總線接口的RST＃信號輸入有效時將引起整個PCI9052復位,并輸出LRESET＃局部復位信號。軟件復位是PCI總線上的主機可以通過設置控制寄存器CNTRL(50H)中的軟件復位字節(jié)(Bit30)來對PCI9052復位,并輸出LRESET＃信號。此時，PCI和局部總線的配置寄存器的值將保持不變。當CNTRL中的軟件復位字節(jié)有效時，PCI9052僅對配置寄存器的訪問應答，對局部總線的訪問不響應。PCI9052保持這種狀態(tài)直到PCI總線上的主機清除軟件復位字節(jié)。

3.3 對串行EEPROM接口的訪問

復位后,PCI9052開始讀串行EEPROM，若讀出的第一個字非FFFFH，則PCI9052認為有一個有效的EEPROM存在，并且繼續(xù)進行讀操作，否則，認為EEPROM無效。PCI總線的主設備可以讀、寫連接在PCI9052上的串行EEPROM。對其進行讀、寫操作之前需要將控制寄存器CNTRL[25](使能位)設置為“1”,并控制CNTRL[24]位以產(chǎn)生串行EEPROM的時鐘，然后，從EEDI送入指令代碼。如果在指令代碼之后由EEDO輸出“0”,則表明可以對其進行讀、寫。需要結束操作時,只要將CNTRL[25]設置為“0”即可。

3.4 對內部寄存器訪問

PCI9052提供了二種類型的片內寄存器,即PCI配置寄存器和局部配置寄存器,二者都只能由PCI總線和串行EEPROM訪問,也可以通過設置寄存器CNTRL[13：12]禁止對后者的訪問，這樣，極大地增強了接口設計的靈活性。

3.5 直接數(shù)據(jù)傳輸模式

PCI9052支持PCI總線上的主處理器對局部總線上的設備進行直接訪問。PCI9052的配置寄存器將訪問映射到局部地址空間。片內的讀寫FIFO存儲器使PCI9052支持PCI總線與局部總線之間進行高性能的猝發(fā)傳送。PCI總線主控訪問局部總線示意圖如圖2所示。

圖2 PCI主控直接訪問局部示意圖

3.6 PCI中斷(INTA＃)的產(chǎn)生

要產(chǎn)生PCI中斷INTA＃,首先將寄存器INTCSR[6](PCI中斷使能位)設置為“1”,如果需要以軟件方式產(chǎn)生中斷,則只需將INTCSR[7](軟件中斷位)設置為“1”。如果系統(tǒng)設計方案中選用由局部總線上的設備產(chǎn)生中斷信號INTi1和INTi2、再生成PCI中斷INTA＃的方式,只要將寄存器INTCSR的相關位按表1進行設置,復位后INTCSR的值全部為“0”。