基于DSP的通用語音編譯碼器設(shè)計與實現(xiàn)

摘要：實現(xiàn)了一種基于DSP的通用語音編譯碼器實驗平臺。在該平臺上通過軟件重構(gòu)可以實現(xiàn)常用語音信號的編譯碼。詳細(xì)介紹了應(yīng)用DSP實現(xiàn)通用語音編譯碼中的關(guān)鍵技術(shù)，包括硬件平臺設(shè)計、軟件結(jié)構(gòu)和接口擴(kuò)展等。由于硬件和軟件采用模塊和結(jié)構(gòu)化設(shè)計，通過開放的模塊接口和子程序使得該設(shè)計具有擴(kuò)展和升級容易、學(xué)生參與度高等優(yōu)點(diǎn)。最后通過實際測試驗證了設(shè)計的正確性。
關(guān)鍵詞：語音信號處理；DSP；編碼器；解碼器；實驗系統(tǒng)

0 引言
語音信號處理在通信系統(tǒng)中占有重要地位，也是通信工程專業(yè)的重要課程。由于課程內(nèi)容比較抽象，如果只是停留在理論教學(xué)，會使學(xué)生不易理解并且感到枯燥乏味，同時也不容易體現(xiàn)它的實現(xiàn)原理以及在實際通信系統(tǒng)的位置和作用。語音編譯碼器的實現(xiàn)主要有三種方法：專用芯片、基于DSP和混合方法。其中，DSP5000系列以其內(nèi)含硬件乘法器、硬件加法器和FFT運(yùn)算器特別適合用于語音信號處理。文獻(xiàn)提出一種基于DSP的多制式語音編解碼器，文獻(xiàn)給出一種可變速率的通用語音編解碼實現(xiàn)技術(shù)，但都不適合實驗教學(xué)。本文在文獻(xiàn)的基礎(chǔ)上，結(jié)合實驗教學(xué)特點(diǎn)設(shè)計一種語音編譯碼器實驗平臺，其設(shè)計思想是采用通用的DSP，CPLD，控制器和PC機(jī)將語音信號處理過程在硬件、軟件、接口和PC機(jī)管理幾個方面實現(xiàn)模塊化和開放接口設(shè)計。通過PC機(jī)或控制器，可以設(shè)置編碼方式、調(diào)用不同的子程序?qū)崿F(xiàn)不同的編碼算法，同時也設(shè)置了計算機(jī)數(shù)據(jù)接口來實現(xiàn)編解碼器的通用性，方便直觀地了解語音信號的處理過程，易于不同層次、不同目的的學(xué)生參與，具有方便實現(xiàn)設(shè)計性、系統(tǒng)性、綜合性和創(chuàng)新性實驗等優(yōu)點(diǎn)。該平臺可以實現(xiàn)G．711，G．721，G．729和△M四種符合國際標(biāo)準(zhǔn)的編解碼。為了觀察信號的處理過程，在硬件電路的關(guān)鍵點(diǎn)都設(shè)置有測試點(diǎn)；其次，在軟件設(shè)計上也盡量將程序分解成子程序由主程序調(diào)用，如初始化子程序、命令解
析子程序、信號采集與輸出子程序、編譯碼子程序、數(shù)據(jù)接收與發(fā)送子程序等。每個子程序的人口都有相應(yīng)的函數(shù)名、要傳遞的參數(shù)和返回的結(jié)果，這樣便于學(xué)生參與各個算法子程序的設(shè)計。文中給出了詳細(xì)的硬件電路設(shè)計和軟件流程圖，最后對實驗平臺進(jìn)行了測試，結(jié)果正確且工作穩(wěn)定可靠。

1 系統(tǒng)結(jié)構(gòu)與硬件電路設(shè)計
在硬件設(shè)計上根據(jù)功能分了6個模塊，包括濾波器與放大模塊、A／D與D／A轉(zhuǎn)換器模塊、DSP處理器模塊、FPGA與數(shù)據(jù)接口模塊、MCU控制器與PC機(jī)接口模塊、鍵盤／顯示器模塊。為了防止干擾和方便學(xué)生觀察信號，各模塊之間的控制線通過通用底板相連，而信號通過各個模塊的信號線相連。系統(tǒng)結(jié)構(gòu)如圖1所示。

圖1中，抗混疊濾波器采用二階有源低通濾波器；音頻接口芯片選擇TI公司性價比較高的A／D轉(zhuǎn)換芯片TLV320AIC23，它可以在8～96 kHz的采樣頻率范圍內(nèi)提供16 b，20 b，24 b和32 b的采樣數(shù)據(jù)，其DSP Mode是TI公司特有的與DSP連接模式，使音頻接口設(shè)計非常簡單，如對于PCM編碼則根據(jù)AIC23的數(shù)據(jù)手冊只需在其時鐘輸入端MCLK引腳外接一個12．288 MHz的有源晶振，配置AIC23的采樣率控制寄存器的SR3～SR0= 0011，即可得到AIC23的A／D和D／A的采樣率為8 kHz；DSP選擇TI公司的TMS320VC5416，它采用增強(qiáng)的多總線和優(yōu)化的CPU設(shè)計結(jié)構(gòu)，內(nèi)含三個多通道緩沖串口McBSP和8／16 b的增強(qiáng)型HPI口，不但可以滿足語音編譯碼算法處理的需求，也方便實現(xiàn)主機(jī)訪問；SRAM和FLASH分別采用常用的芯片CY7C1041CV33和SST39VF400(兩者存儲空間均為256K×16 b)，外擴(kuò)存儲器的控制時序通過CPLD(EPM3128ATC100)實現(xiàn)；控制器采用AT89C52，它通過DSP的HPI口與DSP相連，其優(yōu)點(diǎn)是可以通過DSP內(nèi)部的雙口RAM訪問DSP內(nèi)部的各種資源，而不會影響DSP的運(yùn)行。同時，控制器擴(kuò)展了鍵盤／顯示和RS 232接口(預(yù)留了USB接口)，不但方便用戶使用，也實現(xiàn)了上位機(jī)軟件與編譯碼器的通信。
系統(tǒng)工作原理如下：首先來自用戶的語音信號先經(jīng)過抗混疊濾波器模塊完成信號的濾波和放大，然后送A／D、D／A模塊將模擬語音信號轉(zhuǎn)換成相應(yīng)標(biāo)準(zhǔn)速率(如8 kHz)和采樣精度(如16 b)的數(shù)字信號，數(shù)字化的語音信號通過多通道緩沖串口McBSP0送給DSP信號處理板，信號處理板將語音數(shù)據(jù)信號送到DSP內(nèi)部緩沖區(qū)，在緩沖區(qū)內(nèi)按用戶選擇的方法調(diào)用編碼算法編成特定碼率的碼流，再將得到的標(biāo)準(zhǔn)數(shù)字碼流送數(shù)據(jù)接口模塊輸出；另一方面，來自數(shù)據(jù)接口的碼流送數(shù)據(jù)處理模塊，數(shù)據(jù)處理模塊由其多通道緩沖串口McBSP2接收至DSP的內(nèi)部接收緩沖區(qū)，然后由DSP對其進(jìn)行解碼處理，解碼后的數(shù)字化語音通過多通道緩沖串口McBSP0傳送給D／A轉(zhuǎn)換器模塊轉(zhuǎn)換成模擬語音信號后送信號濾波和放大模塊，從而實現(xiàn)語音信號的采集、編碼、發(fā)送和接收、解碼等功能。