基于ARM雙內(nèi)核的平臺(tái)化網(wǎng)絡(luò)產(chǎn)品設(shè)計(jì)

新興的無(wú)線連接技術(shù)促使更多產(chǎn)品向新一代商務(wù)及家庭網(wǎng)絡(luò)應(yīng)用方向發(fā)展。因此，網(wǎng)絡(luò)市場(chǎng)中的用戶終端設(shè)備（CPE：customer premises equipment）部分，也正朝著消費(fèi)市場(chǎng)的狀態(tài)轉(zhuǎn)變。
　　 CPE產(chǎn)品的成功，需要由一個(gè)設(shè)計(jì)平臺(tái)及靈活的產(chǎn)品開(kāi)發(fā)流程來(lái)支撐，以滿足各種新興網(wǎng)絡(luò)協(xié)議的性能需求，加快研發(fā)進(jìn)程，最終提供經(jīng)濟(jì)而節(jié)能的終端產(chǎn)品。


圖1網(wǎng)絡(luò)市場(chǎng)中設(shè)備數(shù)量分布
　　技術(shù)發(fā)展動(dòng)力
　　對(duì)網(wǎng)絡(luò)設(shè)備而言，日益增長(zhǎng)的帶寬需求是最為顯著的技術(shù)發(fā)展動(dòng)力。曾有人指出帶寬正以類似于摩爾定律的方式增長(zhǎng)，如：客戶端的帶寬每18-24個(gè)月增加一倍，而核心/光纖帶寬約每8月增長(zhǎng)一倍[2]。

　　然而，日益增長(zhǎng)的帶寬需求并不是唯一促進(jìn)技術(shù)發(fā)展的原因。對(duì)CPE的功能及智能性需求的增長(zhǎng)也是另一種驅(qū)動(dòng)因素，因此，單單采用更大更快的處理器并不是最為有效的方案。
　　更多功能的集成、增強(qiáng)的安全性和多種協(xié)議的發(fā)展等都將使CPE產(chǎn)品越來(lái)越復(fù)雜。不同協(xié)議的交換處理是眾多CPE應(yīng)用產(chǎn)品的普遍需求。如：無(wú)線局域網(wǎng)接口設(shè)備中的核心功能是在以太網(wǎng)和多種IEEE802.11接口標(biāo)準(zhǔn)間進(jìn)行轉(zhuǎn)換。產(chǎn)品需求中可能會(huì)需要接口設(shè)備能夠提供多種接入點(diǎn)，以支持管理多種格式數(shù)據(jù)流的需求。
　　即使網(wǎng)絡(luò)產(chǎn)品不是便攜式的，低功耗也非常重要。低功耗設(shè)計(jì)可以降低對(duì)外殼及印刷電路板（PCB）制造的限制，也無(wú)需電扇散熱。除去了這些問(wèn)題，設(shè)計(jì)的可靠也將大大提高。


圖2將各類產(chǎn)品集中使用的思路促使應(yīng)用產(chǎn)品往集成化方向發(fā)展

　　為了達(dá)到優(yōu)良的實(shí)時(shí)性能，處理器應(yīng)能有效地管理中斷，并同時(shí)具備足夠的數(shù)據(jù)處理能力。上下文的切換也是關(guān)鍵的需求，具有在中斷服務(wù)程序和任務(wù)模式編碼之間有效切換的能力會(huì)帶來(lái)更佳的性能。當(dāng)然，還應(yīng)盡量減少中斷服務(wù)和進(jìn)行上下文切換的延時(shí)。
　　這類產(chǎn)品中的存儲(chǔ)器管理是個(gè)需要仔細(xì)考慮的問(wèn)題。完全的嵌入式系統(tǒng)通常運(yùn)行在固定的程序集中，無(wú)需加入新的程序。這樣的應(yīng)用產(chǎn)品并不需要帶有地址轉(zhuǎn)換的完整存儲(chǔ)器管理單元（MMU）。更簡(jiǎn)單的存儲(chǔ)器保護(hù)單元（MPU）通?？梢愿咝У剡\(yùn)行實(shí)時(shí)操作系統(tǒng)（RTOS），允許多程序運(yùn)行，進(jìn)行上下文切換時(shí)開(kāi)銷更少。含有 MMU的內(nèi)核進(jìn)行中斷服務(wù)時(shí)可能比基于MPU的內(nèi)核要低效一些，同時(shí)還需要為地址轉(zhuǎn)換設(shè)置更大的外部存儲(chǔ)器。
　　 CPE產(chǎn)品正朝著家用消費(fèi)品市場(chǎng)進(jìn)軍。目前，市場(chǎng)競(jìng)爭(zhēng)激烈，終端設(shè)備的價(jià)格便成為主要的競(jìng)爭(zhēng)優(yōu)勢(shì)。同樣地，縮短產(chǎn)品上市時(shí)間，也是提高市場(chǎng)占有率的重要優(yōu)勢(shì)?？椭苹K端網(wǎng)絡(luò)設(shè)備將真正縮短推出系列產(chǎn)品的上市時(shí)間。市場(chǎng)需要一種既能節(jié)約開(kāi)發(fā)費(fèi)用，又能縮短研發(fā)時(shí)間，并且能簡(jiǎn)便地開(kāi)發(fā)系列產(chǎn)品的技術(shù)方案。
　　無(wú)論從商務(wù)或技術(shù)角度出發(fā)考察一個(gè)片上系統(tǒng)，都需要處理器方案能滿足多種網(wǎng)絡(luò)應(yīng)中的特殊控制和信號(hào)處理需求。設(shè)計(jì)的技術(shù)需求表明，若處理器性能遠(yuǎn)遠(yuǎn)高于實(shí)際需求，即設(shè)計(jì)了太多不需要的功能，意味著將無(wú)端地增加產(chǎn)品成本；但一定的性能冗余和靈活性可以支持產(chǎn)品的后續(xù)發(fā)展，而無(wú)需進(jìn)行更本性的重新設(shè)計(jì)。
　　總結(jié)上述兩個(gè)驅(qū)動(dòng)因素，開(kāi)發(fā)人員應(yīng)能夠從技術(shù)和商業(yè)兩方面來(lái)衡量實(shí)現(xiàn)一個(gè)具體設(shè)備。
　　ARM在網(wǎng)絡(luò)設(shè)備中的應(yīng)用
　　為了增加帶寬并擁有更復(fù)雜的協(xié)議數(shù)據(jù)交換能力，許多設(shè)計(jì)人員正考慮在設(shè)計(jì)中使用雙核。
　　CPE系統(tǒng)需要滿足多重的復(fù)雜控制需求。許多系統(tǒng)體系結(jié)構(gòu)建立于單內(nèi)核基礎(chǔ)上，管理高級(jí)別的功能，如進(jìn)行系統(tǒng)配置操作和運(yùn)行實(shí)時(shí)操作系統(tǒng)，而后與專用的狀態(tài)機(jī)集成，進(jìn)行如數(shù)據(jù)包處理等操作。然而，這樣做使得設(shè)計(jì)和調(diào)試非常復(fù)雜，特別是設(shè)計(jì)含有多重私有狀態(tài)機(jī)時(shí)。
　　嵌入式軟件技術(shù)方案相較于復(fù)雜的私有硬件技術(shù)方案更易維護(hù)和推廣運(yùn)用。嵌入式軟件技術(shù)方案能使用高級(jí)語(yǔ)言進(jìn)行編程，使用眾所周知的程序員模式，并擁有大量具有豐富經(jīng)驗(yàn)的工程師作為后盾。
　　ASIC的集成度已經(jīng)非常高，因而，CPU內(nèi)核的面積非常小。用第二個(gè)或第三個(gè)處理器來(lái)代替以往用多重的獨(dú)立硬件模塊顯得更加經(jīng)濟(jì)和實(shí)際。
　　在此種趨勢(shì)的推動(dòng)下，ARM推出了集成了雙ARM946E-S微處理器內(nèi)核的PrimeXsys雙內(nèi)核平臺(tái)（946DCP）。
　　ARM946E-S特點(diǎn)
　　ARM946E-S內(nèi)含有ARM9E-S?內(nèi)核，為運(yùn)行實(shí)時(shí)操作系統(tǒng)的嵌入式產(chǎn)品提供指令（I）、數(shù)據(jù)（D）高速緩存、緊密耦合存儲(chǔ)器（TCM）、寫緩沖器、存儲(chǔ)器保護(hù)單元（MPU）。指令和數(shù)據(jù)緩存和TCM緩存都是可配置的。存儲(chǔ)器體系結(jié)構(gòu)令設(shè)計(jì)者可依據(jù)實(shí)際情況調(diào)整緩存和TCM大小。
　　ARM9E-S微處理體系結(jié)構(gòu)提供了快速中斷響應(yīng)和上下文切換功能。該體系結(jié)構(gòu)非常合適用于如Wind River的VxWorks或Mentor Graphics Nucleus等小型實(shí)時(shí)操作系統(tǒng)（RTOS），非常適合于CPE設(shè)計(jì)。增強(qiáng)型DSP指令集可直接在CPU內(nèi)核上運(yùn)行，滿足一些DSP需求，不需要另外一個(gè)獨(dú)立的DSP處理器。
　　EDN嵌入式微 處理器基準(zhǔn)協(xié)會(huì)（EEMBC，www.eembc.org）提供了一套完整的嵌入式處理器測(cè)試標(biāo)準(zhǔn)。EEMBC Netmark?網(wǎng)絡(luò)基準(zhǔn)是一套路由測(cè)試標(biāo)準(zhǔn)。其包含開(kāi)路最短路徑第一（OSPF/Dijkstra）算法，數(shù)據(jù)包流路由基準(zhǔn)，路由表算法等。該基準(zhǔn)對(duì)處理器在網(wǎng)絡(luò)運(yùn)用時(shí)實(shí)現(xiàn)的功能進(jìn)行了模擬。
　　這套測(cè)試基準(zhǔn)中包含壓縮的路由測(cè)試基準(zhǔn)，用實(shí)際的IP幀結(jié)構(gòu)執(zhí)行數(shù)據(jù)打包和路由表查詢。該基準(zhǔn)可使用不止一個(gè)長(zhǎng)度的路由表，因而更為高效。這避免了合成測(cè)試基準(zhǔn)中單一尺寸路由表的缺陷。ARM為ARM946E-S內(nèi)核提供Netmark基準(zhǔn)。在與ARM簽訂了NDA之后，您可獲得該基準(zhǔn)。
　　PrimeXsys雙核平臺(tái)
　　PrimeXsys雙核平臺(tái)（圖3）提供了可擴(kuò)展、預(yù)集成的基礎(chǔ)級(jí)IP，支持RTOS的直接運(yùn)行。946 DCP采用多層AMBA?片上總線體系結(jié)構(gòu)，在交叉型AHB總線矩陣中支持多重總線管理，并提供非常高的帶寬。在946DCP中添加IP，可以用主、從方式訪問(wèn)系統(tǒng)總線。相應(yīng)地，AMBA外設(shè)總線（APB）為速度較慢的外設(shè)提供了更節(jié)能的片上系統(tǒng)連接方式。
　　每個(gè)內(nèi)核內(nèi)都含有向量中斷控制器（VIC）和嵌入式跟蹤宏單元（ETM?）。當(dāng)內(nèi)核全速工作時(shí)，ETM監(jiān)控ARM指令和數(shù)據(jù)總線，在與跟蹤調(diào)試工具進(jìn)行數(shù)據(jù)交換前，將數(shù)據(jù)暫存到MultiTrace?分析器中。
　　表1為946 DCP中IP主要模塊的性能指標(biāo)。


表1. 雙核平臺(tái)模塊門數(shù)（單位：千門）