FPGA設(shè)計當中的功耗問題研究

隨著FPGA的密度越來越高，設(shè)計者們正在節(jié)能降耗方面取得越來越多的進展。出現(xiàn)降低功耗這一趨勢的另一個原因是FPGA正在越來越廣泛地應(yīng)用于智能手機、媒體播放器、游戲機、衛(wèi)星導(dǎo)航設(shè)備以及數(shù)碼相機/攝像機等便攜式設(shè)備當中。對于消費電子設(shè)備以及醫(yī)療、工業(yè)，甚至軍事設(shè)備來說，功耗也許算是選擇FPGA時最重要的因素了。系統(tǒng)可靠性的提高和易升級性也是需要考慮的重要因素。選擇過程中的其他標準還包括成本、容量、性能、功能、功率和封裝等。

　　基于FPGA的系統(tǒng)設(shè)計有4個主要的功耗組成部分：

　　浪涌功耗

　　配置功耗

　　編程后靜態(tài)功耗

　　動態(tài)功耗

　　FPGA器件的功耗組成和降耗技術(shù)由于器件所采用的根本技術(shù)的差異而有所不同，比如有SRAM、混合SRAM、Flash和抗熔FPGA技術(shù)等?；赟RAM的FPGA器件包含了所有四個主要功耗組成部分，而具有非易失性的flash和抗熔FPGA則只有兩個主要的功耗組成部分（靜態(tài)和動態(tài)功耗）。

　　浪涌功耗——當基于SRAM的FPGA通電時，就會引起電流尖峰，這是因為易失性SRAM晶體管最初的邏輯狀態(tài)不確定。這種電流就是浪涌電流，并且為數(shù)百毫安級。基于Flash的FPGA由于采用了“上電即寫入（LAPU）”的配置方式，因此浪涌功耗非常小。

　　配置功耗——配置功耗發(fā)生在SRAM FPGA寫入程序的時候，這個時候系統(tǒng)加電啟動并從flash或者EEPROM存儲器中下載比特流數(shù)據(jù)。通常配置時間為幾百毫秒，并且電流強度為數(shù)百毫安。

　　后編程靜態(tài)功耗——該功耗是由于FPGA上大量的晶體管在器件沒有進行任何工作時也會出現(xiàn)少量的漏電流。這種漏電流在采用深亞微米技術(shù)制造的器件中占到了功耗量的很大一部分。而基于Flash的FPGA不需要任何“保持電流”來維持配置數(shù)據(jù)，因此與其他任何類型的FPGA相比，其靜態(tài)功耗都是最低的。

　　動態(tài)功耗——該功耗是器件正在工作的時候邏輯單元的開關(guān)電流引起的。動態(tài)功耗與工作電壓和開關(guān)頻率成正比。

　　FPGA節(jié)能技巧

　　選擇基于Flash的FPGA，因為它是真正的單芯片解決方案，無需配置支持，不存在浪涌功耗，而且靜態(tài)功耗低。

　　選擇具有低功耗模式的FPGA，也稱為睡眠模式，在該模式下時鐘服務(wù)電路處于關(guān)閉狀態(tài)，而且I/O被禁用，同時器件狀態(tài)保持不變。這就極大地降低了靜態(tài)功耗。

　　系統(tǒng)時鐘頻率對于FPGA器件的總體功耗有巨大的影響。時鐘頻率與帶寬性能有直接的關(guān)系，但是為了在功耗和吞吐量之間實現(xiàn)最佳的平衡，可以為不需要快速時鐘的元件提供一個較慢的始終頻率。對于那些與帶寬密切相關(guān)的元件，則提供更快的時鐘頻率。

圖：易失性存儲器FPGA與非易失性存儲器FPGA功耗曲線圖