基于SOPC的MPEG4視頻播放器

引　言

多媒體技術(shù)實用化的關(guān)鍵技術(shù)之一,就是解決視頻、音頻數(shù)字化以后數(shù)據(jù)量大,與數(shù)字存儲媒體、通信網(wǎng)容量小的矛盾,其解決途徑就是壓縮。

為了支持低比特率視頻傳輸業(yè)務(wù),MPEG(Moving Picture Expert s Group) 推出了MPEG 4 標(biāo)準(zhǔn)。于1999 年正式成為國際標(biāo)準(zhǔn)的MPEG 4 是一個適合于低傳輸率的視頻、音頻解決方案,更注重于多媒體系統(tǒng)的交互性和靈活性。MPEG 4 視頻壓縮標(biāo)準(zhǔn)提供了一種高度靈活、基于“內(nèi)容”的編碼方法,解碼端可以“按需解碼”,還可以添加對象和信息。這種靈活性使得MPEG 4 具有高效的編碼效率、基于內(nèi)容的可擴展性以及在易受干擾環(huán)境下的魯棒性。MPEG 4 的這些特性使得它十分適合于存儲容量有限的手持終端設(shè)備。但是MPEG 4 視頻解碼中涉及的反量化( Inverse Quantization , IQ) 、反離散余弦變換( Inver se Discrete Cosine Transform , IDCT) ,運動補償(Motion Composition , MC) 等技術(shù)均是典型的計算密集型變換,對于本身處理能力有限,功耗受限的手持終端設(shè)備而言,視頻解碼的實時性是一個很大的挑戰(zhàn)。

本系統(tǒng)在Nios II 和FPGA 構(gòu)成的SOPC 平臺上,使用NiosII 的用戶自定義指令以硬件邏輯方式實現(xiàn)MPEG4 解碼中的IQ、IDCT、MC 等計算復(fù)雜、高度耗時的功能模塊,極大地提高解碼速度。從而在以GPL 協(xié)議發(fā)布的XviD Codec 基礎(chǔ)上,實現(xiàn)Simple Profile 視覺框架下,L1 級、QCIF(177 ×144 分辨率) 、25 fps 的MPEG 4 實時解碼,并通過DMA 方式在LCD 上加以顯示。

系統(tǒng)功能描述

本系統(tǒng)從功能上可以分為視頻文件存取、視頻解碼器、YUV2RGB 變換器和LCD 控制模塊4 個部分。

視頻文件存取
要進行視頻文件的播放,首先需要對視頻文件進行方便地存儲和讀取。系統(tǒng)播放的MP4 文件由XviD Codec在PC 上對4 ∶2 ∶0 的YUV 文件壓縮得到。該MP4 文件采用177 ×144 分辨率的QCIF 格式,25 幀/ s。在下載模式,可以通過J TAG 接口將MP4 文件寫入Flash 存儲器中。在播放模式下,Nios II 處理器將MP4 文件從Flash存儲器中讀出,送入文件緩沖池中等待解碼器對其進行讀取并解碼。

視頻解碼器
視頻解碼器是系統(tǒng)的核心。如圖1 所示,視頻解碼器由熵解碼器、反量化、反離散余弦變換、運動補償模塊和視頻幀緩存5 個模塊組成。

解碼時,首先對輸入碼流進行熵解碼,然后根據(jù)幀的頭信息判斷幀的類型。對于每個宏塊,熵解碼后首先經(jīng)過IQ ,再經(jīng)過IDCT 變換得到空間域的值。對于參考幀( RFrame) ,由于不需要進行運動補償,變換后的結(jié)果直接輸出,同時還要將它存儲在視頻幀緩存中,留給后面的預(yù)測幀( PFrame) 做運動補償。對于預(yù)測幀,先通過熵解碼得到運動向量,根據(jù)運動向量搜索到相應(yīng)的參考幀后,再將IDCT 變換后的預(yù)測差值與之相加,合成最后的預(yù)測幀圖像。解碼后的預(yù)測幀同樣是一路輸出,一路存放于視頻幀緩存當(dāng)中。

視頻解碼如果采用純軟件方式實現(xiàn),運算量太大,難以滿足實時性要求。利用NiosII 的自定義指令,將IQ、IDCT 和MC 這3 個主要的計算密集型解碼單元用硬件邏輯方式實現(xiàn),以硬件邏輯的復(fù)雜性換取解碼的實時性。

YUV2RGB 變換器
解碼器解碼得到的YUV 格式圖像不適合直接用于LCD 顯示。要在LCD 上顯示解碼得到的圖象必須將YUV格式的圖像轉(zhuǎn)換為RGB 格式,兩者的轉(zhuǎn)換關(guān)系如下:
R =1. 164 ( Y - 16) +1. 569 (V - 128)
G=1. 164( Y - 16) +0. 813(V - 128) +0. 391(U - 128)
B =1. 164 ( Y - 16) +2. 018 (U - 128)

YUV 到RGB 格式的轉(zhuǎn)換是一個很占用CPU 資源的過程。本系統(tǒng)以查表的方式,采用硬件邏輯實現(xiàn)該轉(zhuǎn)換。

LCD 控制模塊
標(biāo)準(zhǔn)VGA LCD 顯示模塊(640 ×480 , @60 Hz) 是一種逐行掃描設(shè)備。這種掃描是順序的,下一個掃描點能夠預(yù)知,從而可以將需要送出的像素信息排成一行,看作一個數(shù)據(jù)流( St reaming) 。借助于NiosII 的Avalon 流模式外設(shè)的設(shè)計方法,可以實現(xiàn)一個Avalon 流模式的LCD 控制器。利用DMA 控制器在流模式的LCD 控制器和系統(tǒng)SDRAM 之間建立一條DMA 傳送通道,由硬件完成像素信息的讀取和送出。NiosII 只需要操作SDRAM 中的相應(yīng)區(qū)域就可完成顯示圖像的更新。

系統(tǒng)設(shè)計結(jié)構(gòu)

系統(tǒng)硬件結(jié)構(gòu)
系統(tǒng)硬件結(jié)構(gòu)如圖2 所示。

為了達到25 fps 的實時解碼速度, IDCT、IQ、MC 和YUVRGB 轉(zhuǎn)換這4 部分計算密集型的功能單元全部以用戶自定義指令的方式實現(xiàn)。