基于NiosⅡ的電能質(zhì)量監(jiān)測系統(tǒng)設計

2.2 NiosⅡ軟核處理器

　　基于32位RISC嵌入式軟核NiosⅡ的SoPC，有著其他SoPC(如基于FPGA嵌入式IP硬核SoPC)不可比擬的優(yōu)勢。采用NiosⅡ軟核處理器，用戶將不會局限于一般的處理器技術(shù)而是根據(jù)自己的標準裁剪和定制處理器，按照需要選擇合適的外設、存儲器和接口，輕松集成自己專有的功能，比如DSP、用戶邏輯等。這非常有利于設計高次諧波這種計算量大且控制邏輯復雜的系統(tǒng)。

　　為了滿足今后的性能要求，該電能質(zhì)量監(jiān)測系統(tǒng)應能隨時被改進升級?？梢约尤攵鄠€NiosⅡCPU、定制指令集、硬件加速器等，以達到更好的性能目標。還可以通過Avalon交換架構(gòu)調(diào)整系統(tǒng)性能，該架構(gòu)支持多種并行數(shù)據(jù)通道可實現(xiàn)大吞吐量的應用。

　　2.3 硬件系統(tǒng)平臺設計

　　圖4是整個系統(tǒng)的硬件結(jié)構(gòu)框圖。系統(tǒng)組成主要包括：

　　(1)系統(tǒng)核心模塊采用STRATIX系列的EPlS25型的FPGA，它包含：10個DSP模塊、25 660個邏輯單元、48個嵌入式乘法器、RAM總量高達1 922 576 b，6個數(shù)字鎖相環(huán)、可用的I/O口最多達到702個。它是一款采用高性能結(jié)構(gòu)體系的PLD器件，結(jié)合了強大內(nèi)核性能，大存儲器，DSP功能，高速I/O和模塊化設計。其內(nèi)嵌的DSP模塊，提供了高于DSP處理器的數(shù)據(jù)處理能力，可以完成較為耗費資源的乘法器單元。這些資源對一個電能質(zhì)量監(jiān)測系統(tǒng)來說是已經(jīng)綽綽有余。

　　(2)NiosⅡ軟核處理器是整個系統(tǒng)模塊的CPU，它的具體特性已在前面詳細敘述。NiosⅡ軟核處理器除了要協(xié)調(diào)控制各個硬件設備外，電能參數(shù)相關(guān)數(shù)據(jù)的軟件算法也要在此執(zhí)行。

　　(3)Avalon交換式總線由SoPC Buiider自動生成，它是一種用于系統(tǒng)CPU和外設之間的內(nèi)聯(lián)總線。傳統(tǒng)的總線結(jié)構(gòu)缺點是每次只能有一個主機能接入總線，導致帶寬瓶頸。而在Avalon總線結(jié)構(gòu)里，總線主機不搶占總線本身。Avalon交換結(jié)構(gòu)可實現(xiàn)數(shù)據(jù)在外設與性能最佳數(shù)據(jù)通道之間的無縫傳輸，并且它同樣支持用戶設計的片外處理器和外設。

　　(4)諧波分析模塊采用內(nèi)嵌的DSP對采集過來的16位數(shù)字信號進行處理，輸入電能計量指標參數(shù)的處理算法程序，將結(jié)果暫存在片內(nèi)存儲器，最后NiosⅡ軟核控制單元通過RS 232或.RS 485串口完成數(shù)據(jù)的傳輸和人機對話。諧波是一個周期性的正弦波分量，其頻率為基波頻率的整數(shù)倍。進行諧波變換的方法很多，本文采用的是FFT，完成電壓有效值、電流有效值、有功功率、無功功率、視在功率、頻率、功率因子和穩(wěn)態(tài)諧波分量等檢測。

　　以上是本文提出的一個基于NiosⅡ的基本電能質(zhì)量監(jiān)測系統(tǒng)的硬件平臺。根據(jù)不同要求，還可以采取往系統(tǒng)核心模塊里添加DMA、自定義模塊等措施，從而形成功能更加完善的電能質(zhì)量監(jiān)測系統(tǒng)。

　　3 電能質(zhì)量檢測系統(tǒng)軟件設計

　　3.1 SoPC Builder設計

　　對應系統(tǒng)的硬件平臺結(jié)構(gòu)，添加NiosⅡProcessor，選擇其為快速型，以確保系統(tǒng)的速度性能。再添加SPI，PIO，Character LCD，F(xiàn)LASH Memory，Avalon Tristate Bridge，SDRAM Controller，On chip Memory，DSP，timer這些模塊。設置好模塊的各項參數(shù)后，點擊System控件里的兩個選項為各模塊主動分配地址和中斷。然后在NiosⅡMore“CPU”Setting里選Reset Address為FLASH，選Exception AddFess為SDR-AM。最后點擊Generate生成對應的ptf文件。這樣系統(tǒng)的SoPC Bui[der設計基本完成。

　　3.2 NiosⅡIDE設計

　　進入NiosⅡIDE后新建一個應用工程，選擇ptf文件和Black Project，這樣一個基于已有SoPC的空白應用工程建立完畢。然后在System Library里進行必要工程設置。接著將電能參數(shù)算法的C程序填入工程里，再進行軟件的編譯調(diào)試等。調(diào)試完畢后，一并將所有程序與可執(zhí)行文件全下載到FPGA上。至此，一個基于NiosⅡ的電能質(zhì)量監(jiān)測SoPC設計完成。