基于NiosⅡ的電能質(zhì)量監(jiān)測(cè)系統(tǒng)設(shè)計(jì)
在電力系統(tǒng)的電能質(zhì)量參數(shù)檢測(cè)中,利用可編程邏輯器件的可在線編程特點(diǎn)和SoPC的技術(shù)優(yōu)勢(shì),在FPGA中嵌入了32位NiosⅡ軟核系統(tǒng),探討了處理諧波數(shù)據(jù)的FFT算法和硬件系統(tǒng)結(jié)構(gòu)的設(shè)計(jì),可實(shí)現(xiàn)對(duì)電能信號(hào)的采集、處理、存儲(chǔ)與顯示等功能,達(dá)到了實(shí)時(shí)系統(tǒng)的要求。
本文引用地址:http://m.butianyuan.cn/article/150259.htm 引言
電能質(zhì)量監(jiān)測(cè)系統(tǒng)大多以微控制器或(與)DSP為核心的軟硬件平臺(tái)結(jié)構(gòu)以及相應(yīng)的設(shè)計(jì)開(kāi)發(fā)模式,存在著處理能力不足、可靠性差、更新?lián)Q代困難等弊端。本文將SoPC技術(shù)應(yīng)用到電力領(lǐng)域,在FPGA中嵌入了32位NiosⅡ軟核系統(tǒng)。可實(shí)現(xiàn)對(duì)電能信號(hào)的采集、處理、存儲(chǔ)與顯示等功能,實(shí)現(xiàn)了實(shí)時(shí)系統(tǒng)的要求。
1 系統(tǒng)概述
1.1 電能質(zhì)量檢測(cè)系統(tǒng)的基本原理
電能質(zhì)量監(jiān)測(cè)主要是對(duì)電能質(zhì)量各參數(shù)進(jìn)行實(shí)時(shí)監(jiān)測(cè)和記錄,其功能流程為:把電網(wǎng)中的電壓、電流經(jīng)過(guò)PT、CT變成-5~+5 V的電壓信號(hào)、1~2 mA的電流信號(hào),預(yù)處理后進(jìn)行采樣,對(duì)采樣值進(jìn)行數(shù)據(jù)處理,處理結(jié)果可以存儲(chǔ)在數(shù)據(jù)存儲(chǔ)單元,也可以通過(guò)通信模塊與計(jì)算機(jī)終端進(jìn)行通信,根據(jù)需要控制且查看處理結(jié)果。其系統(tǒng)基本原理方框圖如圖1所示。
1.2 算法介紹
本文在處理諧波數(shù)據(jù)時(shí),采用基2的DIT方式的FFT算法。傳統(tǒng)的基2算法的蝶形圖中輸入采用的是按碼位顛倒的順序排放的,輸出是自然順序。同一位置不同級(jí)的蝶形的輸入數(shù)據(jù)的位置不固定,難以實(shí)現(xiàn)循環(huán)控制,用FPGA編程時(shí)難以并行實(shí)現(xiàn),通過(guò)對(duì)傳統(tǒng)的基2蝶形圖分析,調(diào)整其旋轉(zhuǎn)因子的位置,使得各級(jí)蝶形圖一致,如圖2所示,可以實(shí)現(xiàn)循環(huán)控制。
這種結(jié)構(gòu)的輸入是順序的,而輸出是位反碼的,每級(jí)的旋轉(zhuǎn)因子都是放在FPGA的片內(nèi)ROM里的。調(diào)整后的旋轉(zhuǎn)因子的尋址有一定規(guī)律,對(duì)于N點(diǎn)的FFT(N=2k,K為級(jí)數(shù)),旋轉(zhuǎn)因子有,…,,共N/2個(gè),將他們按位碼倒序的形式排成一個(gè)含有N/2個(gè)元素的數(shù)組,記為:,,則第i級(jí)(i=O.1,2,…,K-1)的旋轉(zhuǎn)因子排列順序是W(O),W(1),W(2),…,W(2i)重復(fù)2k-i-l次得到的。其特點(diǎn)是每級(jí)的輸入、輸出數(shù)據(jù)的順序是不變的,因此每級(jí)幾何結(jié)構(gòu)是固定的。用這種結(jié)構(gòu)尋址方便,易于用FPGA編程,實(shí)現(xiàn)內(nèi)部并行的FFT硬件結(jié)構(gòu),從而明顯加快FFT的運(yùn)算速度。
2 電能質(zhì)量檢測(cè)系統(tǒng)硬件設(shè)計(jì)
2.1 A/D轉(zhuǎn)換器
根據(jù)實(shí)測(cè)數(shù)據(jù),如果采用12位分辨率的A/D轉(zhuǎn)換芯片,對(duì)15次諧波而言至少會(huì)引起1.67%的誤差,而在實(shí)際諧波測(cè)量中一般測(cè)到30次或更多次諧波,因此現(xiàn)場(chǎng)監(jiān)測(cè)單元中A/D轉(zhuǎn)換器的分辨率應(yīng)保證為14位或14位以上。本文采用AD73360作為采樣系統(tǒng)的模數(shù)轉(zhuǎn)換芯片。它的六路輸入通道可被分為三對(duì),以分別對(duì)應(yīng)電力系統(tǒng)中的三相。該芯片可以8 kHz,16 kHz,32 kHz,64 kHz的采樣速率同時(shí)進(jìn)行六通道的信號(hào)采樣。AD73360可滿足裝置對(duì)高速采樣的要求。AD73360與FPGA的連接如圖3所示。
評(píng)論