基于ADV7125的嵌入式系統(tǒng)VGA接口設(shè)計(jì)

對(duì)應(yīng)圖2和表1可得到以下結(jié)論：
①當(dāng)IOR、IOG、IOB三端的DAC輸入為0x00時(shí)，代表屏幕最黑，此時(shí)對(duì)應(yīng)圖2為 LEVEL，對(duì)應(yīng)表1為第7行。從圖2左面列表可以看到，IOR、IOB端的電流、電壓分別是0mA、0V，IOG端的電流、電壓分別是7．2 mA、0．271 V。即電流相差7．2 mA。
②當(dāng)IOR、IOG、IOB三端的DAC輸入為0xFF時(shí)，代表屏幕最白，此時(shí)對(duì)應(yīng)圖2為WHITE LEVEI，對(duì)應(yīng)表1為第2行。從圖2左面列表可以看到，IOR、IOB端的電流、電壓分別是18．67 mA、0．7 V，IOG端的電流、電壓分別是26．0 mA、0．975 V。即電流相差7．3 mA。
從表1，可以得到以下的結(jié)論：
①當(dāng)和都為高電平(為1)時(shí)，IOG端口的白電平信號(hào)的電流，要比IOR、IOB端口同樣情況下的電流高出7．3mA左右；視頻信號(hào)電流、黑電平信號(hào)的電流，要比IOR、IOB端口同樣情況下的電流高出7．2 mA左右。
②當(dāng)為低電平(為0)、任意時(shí)，同樣的DAC輸入條件下，IOR、IOB、IOG三端的輸出信號(hào)電流大小是完全一樣的。
③當(dāng)為低電平(為0)時(shí)，無論DAC輸入是多少，IOR、IOG、IOB三端的輸出信號(hào)均對(duì)應(yīng)于高／低的同步無效／有效黑電平。

3 VGA接口設(shè)計(jì)
根據(jù)需要，把LCD信號(hào)轉(zhuǎn)換為VGA信號(hào)，轉(zhuǎn)換時(shí)必須根據(jù)VGA信號(hào)的時(shí)序進(jìn)行轉(zhuǎn)換。VGA信號(hào)一共包括5部分，分別是紅(R)、綠(G)、藍(lán)(B)三色信號(hào)和行(H)、場(V)同步信號(hào)，紅(R)、綠(G)、藍(lán)(B)三色信號(hào)和行(H)、場(V)同步信號(hào)根據(jù)S3C2440的配置時(shí)序，由S3C2440以數(shù)字信號(hào)的形式輸出，之后由ADV7125對(duì)紅(R)、綠(G)、藍(lán)(B)三色信號(hào)進(jìn)行轉(zhuǎn)換，行(H)、場(V)同步信號(hào)直接進(jìn)入VGA接口中，不需要轉(zhuǎn)換。下面分別介紹VGA信號(hào)的時(shí)序、硬件連接、軟件設(shè)計(jì)以及注意事項(xiàng)。
3．1 VGA時(shí)序信號(hào)
以分辨率為640x480、刷新頻率為60 Hz、16位的彩色顯示模式為例，VGA信號(hào)的掃描時(shí)序如圖3所示。

在場掃描時(shí)序中，VSYNC為場同步信號(hào)，Tvsync是指顯示器掃描1幀完整畫面需要的時(shí)間，大小為16 667μs；VSYNC信號(hào)每場有525行，其中480行為有效顯示行，45行是場消隱期。場消隱期包括場同步時(shí)間(低電平場同步脈沖)twv(2行／63μs)、場消隱前肩tHV(13行／412μs)、場消隱后肩tVH(30行／952 μs)，共45行。
在行掃描時(shí)序中，HSYNC為行同步信號(hào)，Thsync是指顯示器掃描一行需要的時(shí)間，大小為31．75μs，該周期通過Hsync(行同步脈沖)來同步，脈沖的寬度tWH=3．81μs。每顯示行包括800點(diǎn)，其中640點(diǎn)為有效顯示區(qū)，160點(diǎn)為行消隱期(是非顯示區(qū))。行消隱期包括行同步時(shí)間tWH(3．81μs)，行消隱前肩tHC(0．516μS)和行消隱后肩tCH(1．786μs)，共160個(gè)點(diǎn)時(shí)鐘。