基于ADV7125的嵌入式系統(tǒng)VGA接口設(shè)計(jì)
3.2 S3C2440和ADV7125的電路連接
設(shè)計(jì)中主要使用S3C2440處理器的LCD控制器接口,它主要通過DMA方式占用系統(tǒng)總線,支持彩色TFT液晶屏,支持16 bbp無調(diào)色真彩。 LCD接口數(shù)據(jù)的低8位,中間8位和高8位分別與ADV7125芯片的BLUE信號(hào)、GREEN信號(hào)和RED信號(hào)相連,這樣就完成了S3C2440處理器與ADV7125芯片之間數(shù)字信號(hào)的傳輸。ADV7125芯片的時(shí)鐘信號(hào)采用LCD接口的時(shí)鐘信號(hào),信號(hào)與VM(VSDN)信號(hào)相連接,同步信號(hào)接地。COMP端用于內(nèi)部參考運(yùn)放的補(bǔ)償,用0.1μF的陶瓷電容連接在COMP與模擬電源VAA之間,防止自激振蕩以增加穩(wěn)定性。采用AD1580作為參考電壓,AD1580輸出信號(hào)穩(wěn)定,能夠很好地滿足電路設(shè)計(jì)的需要。RSET引腳與地之間接一個(gè)530 Ω的電阻,用來控制視頻信號(hào)的滿幅度。在圖像系統(tǒng)中,不會(huì)自動(dòng)產(chǎn)生復(fù)合同步信號(hào),利用本設(shè)計(jì)可以實(shí)現(xiàn)視頻同步信息編碼直接進(jìn)入綠色信道。如果不需要,把輸入端與邏輯低電平相連。S3C2440和ADV7125的電路連接如圖4所示。其中VD0、VD1、…VD23、VDEN、CLK、HSYNC、VSYNC為S3C2440的輸出端。本文引用地址:http://m.butianyuan.cn/article/150320.htm
3.3 電路連接需要注意的問題
ADV7125可以用于灰度視頻信號(hào)輸出。例如:僅用于1個(gè)通道進(jìn)行視頻輸出,這時(shí)其他兩個(gè)不用的視頻數(shù)據(jù)信道都應(yīng)該與邏輯0相連,不用的模擬輸出應(yīng)該與使用的信道一樣連接相同的負(fù)載。
為了實(shí)現(xiàn)ADV7125的最優(yōu)噪聲性能,對(duì)PCB的設(shè)計(jì)必須特別注意。ADV7125電源和地線上的噪聲應(yīng)該優(yōu)化。可以通過屏蔽數(shù)字輸入和提供好的退耦達(dá)到這一點(diǎn)。VAA和GND的引線長(zhǎng)度應(yīng)該盡量短,這樣可以減小電感環(huán)路。在設(shè)計(jì)PCB時(shí)應(yīng)盡量把模擬地與數(shù)字地分開,地線應(yīng)該通過1個(gè)磁珠與PCB大面積鋪地相連,并且磁珠應(yīng)該盡可能的靠近ADV7125器件的地引腳。電路中使用的電容應(yīng)該盡可能的靠近對(duì)應(yīng)引腳,并且電容的引線應(yīng)該盡可能的短,這樣可以減小引線電容。由于使用頻率非常高,時(shí)鐘引線應(yīng)盡可能地短,這樣可以減小噪聲的抖動(dòng)。視頻輸出信號(hào)應(yīng)該由數(shù)字地平面覆蓋,這樣可以增大高頻電源抑制比。
由于模擬RGB信號(hào)采用高阻電流源輸出方式,可以直接驅(qū)動(dòng)75 Ω的同軸傳輸線。長(zhǎng)于10 m的電纜可能會(huì)對(duì)高頻模擬輸出脈沖衰減。使用輸出緩沖可以補(bǔ)償電纜的失真。這些緩沖器在整個(gè)輸出電壓擺幅期間,必須有足夠的電流。常見的有AD84x系列的單片運(yùn)放。在較高的頻率下(如80 MHz),推薦使用AD848。其典型增益電路如圖5所示。
通過簡(jiǎn)單的計(jì)算可以得知其增益為:GAIN=1+Z1/Z2。改變緩沖電路的增益器件Z1、Z2來滿足所要求的視頻電平。
3.4 相關(guān)的軟件設(shè)置
下面以簡(jiǎn)單的測(cè)試程序?yàn)槔齺碚f明相關(guān)軟件的編寫。
軟件設(shè)計(jì)的基本流程如圖6所示。具體過程如下:
①首先對(duì)LCD的功能寄存器進(jìn)行初始化,主要設(shè)置LCD控制寄存器1~5,LCD緩沖區(qū)起始地址控制寄存器;屏蔽LCD中斷。
②其次對(duì)LCD的輸出時(shí)序(VGA信號(hào)時(shí)序)進(jìn)行設(shè)置。設(shè)置分辨率、周期、前(后)信號(hào)、同步脈沖。
③再次是對(duì)視頻信號(hào)進(jìn)行設(shè)置,主要是使能LCD視頻信號(hào)的輸出。
④用一幅圖像的輸出來測(cè)試VGA的顯示是否正常。
評(píng)論