新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于DSP的磁存儲設(shè)備抗沖擊技術(shù)控制系統(tǒng)

基于DSP的磁存儲設(shè)備抗沖擊技術(shù)控制系統(tǒng)

作者: 時間:2011-08-02 來源:網(wǎng)絡(luò) 收藏

1 前言

本文引用地址:http://m.butianyuan.cn/article/150410.htm

  本文采用了外加固主動控制理論與,將電磁主動控制用于計算機外部設(shè)備(微型盤)的振動外加固,并且構(gòu)建了以 為硬件平臺的數(shù)字主動[1]。

  2 數(shù)字的硬件設(shè)計

  從1982年TI(美國德州儀器公司)推出通用可編 程芯片以來,取得了迅猛的發(fā)展。目前DSP芯片市場中,主要由TI,ADI,ATT和Motorola公司占據(jù)。本文綜合實際要求,采用一款由TI公司生產(chǎn)的新型16位定點DSP芯片:TMS320F243[2],他集成了A/D,PWM調(diào)制等幾種先進(jìn)外設(shè),特別適于對電機的數(shù)字化控制。

  2.1 原理

  數(shù)字信號處理器(DSP)具有實時信號處理能力和強大的運算功能。該系統(tǒng)的工作原理是基礎(chǔ)加速度傳感器拾取基礎(chǔ)振動加速度信號,然后送入前置放大器,由DSP將電荷放大器輸出信號經(jīng)A/D采樣后,完成對信號的一次積分(轉(zhuǎn)換為速度信號)和二次積分(轉(zhuǎn)換為位移信號)運算,將兩次積分結(jié)果做求和運算,再將結(jié)果經(jīng)D/A轉(zhuǎn)換后輸入到功率放大器,最后將功率放大器輸出信號以控制電壓的形式加在執(zhí)行機構(gòu)上,執(zhí)行機構(gòu)會產(chǎn)生相應(yīng)的作動力來抵消來自基礎(chǔ)的振動和。由于DSP片內(nèi)集成了10 b的A/D,所以可直接將模擬信號與DSP相接,圖1是整個數(shù)字控制系統(tǒng)的原理框圖。的DAC7611。由于DSP內(nèi)部10 b A/D的電壓輸入范圍為0~5 V,輸入信號經(jīng)A/D轉(zhuǎn)換后由數(shù)值0~1 023(十進(jìn)制數(shù))來分別對應(yīng)0~5 V的電壓信號。所以DSP的輸入信號已不是正負(fù)對稱信號,并且系統(tǒng)中DAC7611的輸出范圍為0~4.095 V,而系統(tǒng)后級中功放的輸入應(yīng)是零均值的,所以需要對DAC輸出信號利用運算放大器進(jìn)行電平變換。

  

  另外,DAC7611對于時鐘信號的要求非常嚴(yán)格。 他要求其時鐘信號的上升沿發(fā)生在每一位數(shù)據(jù)的傳送過程中。TMS320F243的SPI(串行外設(shè)接口)是一個高速、同步串行I/O口,他可以設(shè)置每次產(chǎn)生的串行數(shù)據(jù)流的位數(shù)(1~16位),并且對于位傳輸速度也可以編程控制。

  SPI的時鐘輸出信號線SPICLK能夠提供4種類型的時鐘信號。其中有一種帶延時的上升沿時鐘,可使SPI在上升沿之前的半個周期內(nèi)發(fā)送數(shù)據(jù),或在SPICLK信號上升沿后接收數(shù)據(jù)。這恰好符合DAC7611時鐘信號的要求。

  由于DSP片內(nèi)資源有限,設(shè)計中在片外擴展了用于存放數(shù)據(jù)的RAMCY71021,其讀寫時間為12 ns,與DSP的速度匹配。并且該芯片在未被操作時會自動采用低功耗工作方式。在利用DSP的串行外設(shè)接口向D/A傳送數(shù)據(jù)時,系統(tǒng)還采用光耦器件將數(shù)、模電路進(jìn)行隔離。外圍接口電路如圖2所示。

  

  由于系統(tǒng)加電后,程序首先是從片內(nèi)的FLSH程序ROM開始執(zhí)行的,所以一定要把引腳MP/MC接成微處理器方式。


上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉