SOPC在干擾系統(tǒng)嵌入式網(wǎng)關(guān)設(shè)計(jì)中的應(yīng)用

1 分布式干擾系統(tǒng)對(duì)嵌入式網(wǎng)關(guān)設(shè)計(jì)的要求

　　根據(jù)分布式干擾系統(tǒng)的作戰(zhàn)運(yùn)用背景，在設(shè)計(jì)嵌入式網(wǎng)關(guān)硬件平臺(tái)時(shí)應(yīng)從以下幾個(gè)方面考慮：

　?。?）微型化。嵌入式網(wǎng)關(guān)應(yīng)該在體積上足夠小，保證分布式干擾系統(tǒng)的小型化。

　?。?）擴(kuò)展性和靈活性。分布式干擾系統(tǒng)需要定義統(tǒng)一、完整的外部接口，方便軟硬件系統(tǒng)的升級(jí)，其嵌入式網(wǎng)關(guān)也應(yīng)具有擴(kuò)展性和靈活性，可以根據(jù)作戰(zhàn)環(huán)境的需要進(jìn)行升級(jí)。

　?。?）穩(wěn)定性和安全性。穩(wěn)定性要求嵌入式網(wǎng)關(guān)能夠在給定的外部環(huán)境變化范圍內(nèi)正常工作。安全性設(shè)計(jì)包括代碼安全和通信安全，是軍事領(lǐng)域應(yīng)用的基本要求。

　?。?）低成本。分布式干擾系統(tǒng)的作戰(zhàn)應(yīng)用表明，系統(tǒng)是大量部署且不能回收的，因此就要嚴(yán)格限制包括嵌入式網(wǎng)關(guān)在內(nèi)的重要部件的成本。

　?。?）低功耗。嵌入式網(wǎng)關(guān)的硬件設(shè)計(jì)直接決定了其能耗水平，還決定了各種軟件通過優(yōu)化可能達(dá)到的最低能耗水平。因此，要合理地設(shè)計(jì)硬件系統(tǒng)，有效降低系統(tǒng)能耗。

　　（6）具有一定的信號(hào)預(yù)處理能力。嵌入式系統(tǒng)中微處理器的處理能力較弱，且內(nèi)存較小，嵌入式網(wǎng)絡(luò)的速度普遍不高。這就要求嵌入式網(wǎng)關(guān)具有一定的信號(hào)預(yù)處理能力，包括下變頻功能和FFT變換功能，以此來提高網(wǎng)絡(luò)傳輸?shù)男省?/font>

　　2 分布式干擾系統(tǒng)中嵌入式網(wǎng)關(guān)的硬件設(shè)計(jì)

　　嵌入式網(wǎng)關(guān)實(shí)際上就是一個(gè)可實(shí)現(xiàn)網(wǎng)絡(luò)通信功能的嵌入式系統(tǒng)。隨著FPGA技術(shù)的迅速發(fā)展，SoPC作為一種特殊的嵌入式系統(tǒng)，具備軟硬件在系統(tǒng)可編程、可裁減、可擴(kuò)充、可升級(jí)的功能，已逐漸成為一個(gè)新興的技術(shù)方向。因此，本文在設(shè)計(jì)分布式干擾系統(tǒng)的嵌入式網(wǎng)關(guān)時(shí)選用基于FPGA的SoPC解決方案，選用的實(shí)驗(yàn)平臺(tái)為Xilinx公司的ML402開發(fā)平臺(tái)。

　　2.1 分布式干擾系統(tǒng)中嵌入式網(wǎng)關(guān)的硬件組成

　　圖1表示的是分布式干擾系統(tǒng)中嵌入式網(wǎng)關(guān)的硬件組成，這些硬件除A／D、干擾機(jī)和控制中心外都集成在一塊ML402*估板上。系統(tǒng)以帶有32位MicroBlaze微處理器軟核的FPGA作為控制中心，處理經(jīng)A／D變換后的偵察信號(hào)數(shù)據(jù)，然后通過以太網(wǎng)將數(shù)據(jù)傳送到控制中心，并從控制中心傳回控制參數(shù)。DDR_SDRAM作為片外存儲(chǔ)器，用來彌補(bǔ)微處理器內(nèi)部存儲(chǔ)器容量小的缺點(diǎn)；CF卡存儲(chǔ)系統(tǒng)軟硬件的bit文件和網(wǎng)絡(luò)配置文件；串口用來控制具有遠(yuǎn)程控制功能的偵察接收機(jī)，也可在調(diào)試時(shí)輸出系統(tǒng)的運(yùn)行信息。本文設(shè)計(jì)的嵌入式網(wǎng)關(guān)的各功能部件在FPGA內(nèi)部都以IP核的形式構(gòu)建并連接，較好地滿足了分布式干擾系統(tǒng)對(duì)嵌入式網(wǎng)關(guān)硬件設(shè)計(jì)的要求。