采用軟硬件技術可以提高電源效率，而使用內置電源管理 API 的 DSP RTOS 更容易實現(xiàn)上述目的。

作者：Scott Gary，德州儀器 (TI)

無線及有線系統(tǒng)設計師均必須重視電源效率問題，盡管雙方的出發(fā)點不盡相同。

對于移動設備而言，更長的電池使用壽命、更長的通話時間或更長的工作時間都是明顯的優(yōu)勢。降低電源要求意味著使用體積更小的電池或選擇不同的電池技術，這在一定程度上也緩解了電池發(fā)熱問題。

對于有線系統(tǒng)而言，設計師可通過減小電源體積、減少冷卻需求以及降低風扇噪聲來提高電池效率。人們很少會提到這樣一個事實：提高電源效率還可節(jié)省空間，用以增加能夠提高系統(tǒng)性能的組件，尤其是設計小組希望添加一個以上處理器時，這一點非常重要。

設計嵌入式 DSP 處理器或系統(tǒng)功耗要求嚴格的系統(tǒng)時，采用 DSP 專用技術、操作系統(tǒng)及其支持軟件可以降低功耗。超越傳統(tǒng)技術的 DSP 或雙處理器設計在節(jié)約能量方面表現(xiàn)出色。

本文將討論傳統(tǒng)及專門針對 DSP 的功耗優(yōu)化技術，首先對使用到的術語和原理進行定義與說明。

功耗基礎知識

互補金屬氧化物半導體 (CMOS) 電路的總功耗是動態(tài)功耗與靜態(tài)功耗之和 [參考資料 3]：

當門發(fā)生邏輯狀態(tài)轉換并產生內部結點充電所需的開關電流以及P 通道及N 通道同時暫態(tài)開啟引起直通電流時，就會出現(xiàn)動態(tài)功耗。通過以下公式可以估算其近似值：

其中，Cpd 為動態(tài)電容，F(xiàn) 為開關頻率，Vcc 為電源電壓，而 Nsw 為轉換的比特數(shù)。

另外，電壓 (Vcc) 決定著穩(wěn)定工作狀態(tài)下的最大開關頻率 (F)。

上述關系中包含兩個重要概念：

• 動態(tài)功耗與開關頻率呈線性關系，與電源電壓呈二次關系。
• 最大安全開關頻率取決于電源電壓。

為便于本文討論，將特定的頻率及電壓對稱為“設定點”。

很顯然，降低 CPU 時鐘速率將相應成比例地降低動態(tài)功耗，由于動態(tài)功耗與電源電壓成二次關系，在不影響系統(tǒng)性能的前提下，通過降低電壓就可能額外大大降低功耗。

不過，對于特定任務集，降低 CPU 時鐘速率也會成比例地延長執(zhí)行該任務集的時間，因此必須仔細分析應用以確保滿足其實時需求。

靜態(tài)功耗主要是由于晶體管漏電流造成的。一般說來，CMOS 電路的靜態(tài)功耗很低，與其動態(tài)功耗相比可以忽略不計。嵌入式應用在不工作期間通常會“閑置”CPU 時鐘以減少動態(tài)功耗，從而顯著降低總體功耗。

而在未來的設計中必須特別關注靜態(tài)功耗問題，因為更高性能的新型晶體管的漏電流將顯著提高 [參考資料 13]。

嵌入式系統(tǒng)常用技術

常用電源管理技術可以分為兩類：通過早期硬件設計決策實現(xiàn)或在系統(tǒng)運行時實現(xiàn)。

設計早期的決策對滿足性能及功耗至關重要，下面列出了設計中需要考慮的十大要素，其中包括硬件選擇、設計策略及架構選擇。大多數(shù)要素都是嵌入式系統(tǒng)的基本要求，其它要素則需要單獨考量。盡管下列決策是在設計早期制定的，但有些仍需在整個設計周期中進行再驗證。如下所列：

1. 選擇低功耗組件
2. 分割電壓與時鐘域；
3. 支持電壓及時鐘縮放功能；
4. 啟用保持電壓門控功能；
5. 利用軟件中斷減少輪詢；
6. 采用分級存儲器模型；
7. 降低輸出負載；
8. 引導時關閉非關鍵無動力資源；
9. 盡量減少活動 PLL 數(shù)量；
10. 使用時鐘分割器快速變換頻率。

有關上述列表的詳細信息如表 1 所示。

表 1. 通過早期硬件設計決策降低功耗

確定系統(tǒng)架構以后，設計團隊需要將注意力轉向系統(tǒng)運行時環(huán)境。雖然以下列出的僅 14項，但在設計過程中要始終關注其中大部分內容。

1. 不需要時則關閉門時鐘
2. 引導過程中主動關閉不必要的功耗
3. 僅在需要時用門向子系統(tǒng)供電
4. 激活外設低功耗模式
5. 充分利用外設活動檢測器
6. 使用自動刷新模式
7. 通過基準應用確定最小必需頻率及電壓
8. 根據(jù)總體活動情況調整 CPU 頻率及電壓
9. 動態(tài)調度 CPU 頻率及電壓以匹配預測工作負載
10. 優(yōu)化代碼的執(zhí)行速度
11. 使用低功耗代碼序列及數(shù)據(jù)模型
12. 使用代碼覆蓋技術減少對高速內存的需求
13. 更換電源時進入簡化性能模式
14. 平衡精確度與功耗的關系

老練的設計團隊必須至少要從概念上熟悉上述嵌入式系統(tǒng)應用設計要素（其中一項與 DSP電路有關），有關上述列表的詳細信息如表 2 所示。

表 2. 通過常用運行時技術降低功耗

實現(xiàn)表 1 及表 2 所述做法及策略并不容易。任何降低功耗的設計都有可能對性能產生負面影響或導致系統(tǒng)不穩(wěn)定。下表列出了使用基本電源管理技術所面臨的主要難題。

表 3. 實際嵌入式系統(tǒng)設計面臨的主要難題

DSP RTOS 如何解決難題

大多數(shù)老練的嵌入式系統(tǒng)設計師都知道，表 2 中列出的許多技術問題都可以在操作系統(tǒng)中解決，而不必讓每個新的設計項目都“從零開始”。

上述最有價值并且得到普遍認可的技術中的一個子集已包括在 RTOS 中，相關技術包括：閑置、關閉活動電源、器件驅動器通知、內存管理、V/F 縮放。由于設計目標不盡相同，將這些技術構建到 RTOS 中需要很多技巧。設計師必須可以選擇混合或匹配子集。關鍵的設計目標就是高效性、靈活性以及操作系統(tǒng)的松耦合。

TI 的 DSP/BIOS™ 操作系統(tǒng)的電源管理器 (PWRM) 非常適于用作現(xiàn)有 RTOS 的電源管理模塊 [參考資料 4]。盡管以下描述的實施是就特定 DSP/BIOS 而言的，但其概念可簡單地運用其他操作系統(tǒng)，甚至用于無操作系統(tǒng)的應用環(huán)境。

電源管理器的要求

電源管理器實施的關鍵要求如下：

1. 管理決策必須由應用觸發(fā)，而不是操作系統(tǒng)觸發(fā)；
2. 電源管理活動應當針對大部分應用代碼透明；
3. 電源管理器必須支持電壓與頻率 (V/F) 縮放，并充分利用芯片空閑與睡眠模式；
4. 電源管理器必須在應用代碼、驅動器以及操作系統(tǒng)本身范圍內協(xié)調電源事件處理，并在發(fā)生特定事件時向客戶端發(fā)出通知；
5. 電源管理特性必須在任何線程環(huán)境中可用，并且還必須對特定客戶端的多個實例可用（如一個器件驅動器的多個實例）；
6. 在向客戶端發(fā)出電源事件通知時，電源管理器必須支持事件處理的延遲完成，并在等待延遲客戶端的完成信號的同時通知其他客戶端；
7. 對具有不同功能的不同平臺，電源管理器必須是可擴展的和便攜性的。

為滿足上述的關鍵要求，可將電源管理器作為 DSP/BIOS 的附屬模塊被添加，如圖 1 所示。

圖 1. 電源管理器分區(qū)