FPGA如何改變嵌入設(shè)計(jì)格局

由于經(jīng)濟(jì)下滑損及開(kāi)發(fā)預(yù)算減少，嵌入系統(tǒng)設(shè)計(jì)者正在轉(zhuǎn)向FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)技術(shù)，以縮減開(kāi)發(fā)周期、對(duì)抗設(shè)備老化以及簡(jiǎn)化產(chǎn)品升級(jí)。通過(guò)采用數(shù)量龐大且不斷增加的FPGA開(kāi)發(fā)工具、可重用邏輯單元以及市售商用模塊，設(shè)計(jì)者可以構(gòu)思出高性能嵌入系統(tǒng)，并且能夠根據(jù)需求變化作重新配置，從而盡量減少對(duì)工程和制造的影響。過(guò)去，電路板設(shè)計(jì)者使用這些器件作系統(tǒng)元件之間的互連，但最新的高密度產(chǎn)品也可以替代一個(gè)典型嵌入項(xiàng)目中的處理器、內(nèi)存、定制邏輯及很多外設(shè)。盡管它有能力改變嵌入架構(gòu)，設(shè)計(jì)者仍應(yīng)分析性能、功率和成本局限，以確定FPGA技術(shù)最適用的地方。

　　自20世紀(jì)70年代可編程邏輯陣列出現(xiàn)以來(lái)，F(xiàn)PGA技術(shù)已發(fā)展成為一個(gè)興旺的市場(chǎng)。盡管每家供應(yīng)商FPGA的精確結(jié)構(gòu)不同，但基本FPGA架構(gòu)都包含了有電可編程互連的邏輯塊陣列，用戶或設(shè)計(jì)者可以在制造以后作配置。早期的器件有數(shù)千個(gè)等效門(mén)，但今天這一數(shù)量已增長(zhǎng)到數(shù)百萬(wàn)。這種互連靈活性使設(shè)計(jì)者能夠建立準(zhǔn)確匹配于特定嵌入應(yīng)用需求的硬件功能。除了邏輯塊以外，最新器件還在硅片中嵌入專用處理器，使設(shè)計(jì)者能夠作出軟硬件權(quán)衡，滿足性能的需求。

　　在相符合的嵌入應(yīng)用中，F(xiàn)PGA技術(shù)為開(kāi)發(fā)人員提供了多種針對(duì)分立實(shí)現(xiàn)或定制邏輯實(shí)現(xiàn)的優(yōu)勢(shì)。很多有經(jīng)驗(yàn)的設(shè)計(jì)者在說(shuō)到自己采用FPGA的主要原因時(shí)，都會(huì)提到較短的開(kāi)發(fā)日程、更低的非重復(fù)成本以及量產(chǎn)后合并改動(dòng)的能力。在高性能應(yīng)用中，設(shè)計(jì)者可以建立多個(gè)并行的計(jì)算結(jié)構(gòu)，其性能超過(guò)專用處理器。FPGA有一個(gè)經(jīng)常被提及的缺點(diǎn)，那就是與通用處理器或定制ASIC相比需要更多的功耗。同樣，由于存在多個(gè)導(dǎo)通晶體管和連接路徑的電阻，采用FPGA的產(chǎn)品也慢于相比的普通設(shè)計(jì)。雖然沒(méi)有考慮其他方案的開(kāi)發(fā)時(shí)間，但FPGA技術(shù)的重復(fù)成本高于普通電路或定制電路。

　　FPGA采用多種技術(shù)作互連和邏輯塊的編程。例如，反熔絲硅結(jié)構(gòu)(antifuse-silicon)在其兩端施加一個(gè)高電壓時(shí)，會(huì)建立一個(gè)低電阻的鏈接。其優(yōu)點(diǎn)包括低串聯(lián)電阻和低寄生電容，但主要缺點(diǎn)是采用反熔絲的FPGA是一次寫(xiě)入器件，因此無(wú)法重新配置。最常見(jiàn)的編程技術(shù)是靜態(tài)RAM單元，通過(guò)使能和禁止導(dǎo)通晶體管而對(duì)FPGA結(jié)構(gòu)編程。雖然要多個(gè)晶體管才能實(shí)現(xiàn)一個(gè)存儲(chǔ)單元，但SRAM有快速的可重編程能力，并且可以用常規(guī)的硅CMOS技術(shù)來(lái)實(shí)現(xiàn)?；赟RAM的FPGA還需要一個(gè)外部引導(dǎo)器件，在上電時(shí)設(shè)定存儲(chǔ)器。另外也可以用EPROM、EEPROM和閃存技術(shù)作FPGA編程，優(yōu)點(diǎn)也是可重復(fù)編程能力，而無(wú)需外接引導(dǎo)器件。

　　制造商也創(chuàng)造出多種對(duì)FPGA電路作描述和編程的方法。最常見(jiàn)的方法是采用一種HDL(硬件描述語(yǔ)言)，如Verilog或VHDL(超高速集成電路HDL)，描述一個(gè)設(shè)計(jì)的功能和結(jié)構(gòu)。一旦定義了架構(gòu)，就可以用另外的工具在一款規(guī)定的FPGA上實(shí)現(xiàn)這個(gè)結(jié)構(gòu)。這個(gè)過(guò)程包括了電源與結(jié)構(gòu)優(yōu)化，然后是硬件分區(qū)、布局以及互連的布線。最后階段是將設(shè)計(jì)裝入目標(biāo)FPGA，在真實(shí)的硬件環(huán)境中作測(cè)試。

　　圖1 National Instruments公司的嵌入軟件評(píng)估工具套件使用戶能夠從一個(gè)圖形化的框圖，創(chuàng)建、編譯和運(yùn)行FPGA應(yīng)用。

　　隨著FPGA功能伴隨復(fù)雜性和密度而增長(zhǎng)，設(shè)計(jì)者發(fā)明了各種方式來(lái)交換HDL代碼的模塊化塊，這樣其他人就可以整合到自己產(chǎn)品中。這些功能塊一般叫做IP(知識(shí)產(chǎn)權(quán))核心，它使制造商能夠重新使用以前設(shè)計(jì)中的電路部件，或只要簡(jiǎn)單地從外部購(gòu)買(mǎi)功能。IP核心的實(shí)例包括UART、以太網(wǎng)接口、編解碼器和微控制器等。制造商直接在一個(gè)FPGA硅片上物理地實(shí)現(xiàn)硬IP核心，并以HDL代碼形式提供軟核心，它可以跨多種器件作移植。IP核心可從FPGA供應(yīng)商和第三方供應(yīng)商處直接獲得，或從Open Cores等來(lái)源的免費(fèi)開(kāi)源HDL代碼獲得。商用IP通常要付費(fèi)，并包括有文檔、驗(yàn)證工具和支持。

　　對(duì)一些FPGA開(kāi)發(fā)者來(lái)說(shuō)，設(shè)計(jì)安全性與IP損失可能是一個(gè)主要考慮因素。在有些情況下，尤其是那些在外部保存配置數(shù)據(jù)，并在上電時(shí)將其傳送給FPGA的SRAM型設(shè)計(jì)，IP信息比較脆弱。為防止IP損失，F(xiàn)PGA供應(yīng)商采用非易失性編程技術(shù)以及嵌入序列號(hào)來(lái)跟蹤偽造產(chǎn)品。

　　所有FPGA供應(yīng)商都提供一個(gè)工具集，包括編程工具和與器件配套的IP。例如，Xilinx公司的Virtex-5 FX70T版EDK(嵌入開(kāi)發(fā)套件)，提供了一個(gè)ML507開(kāi)發(fā)板、Platform Studio嵌入工具組件以及ISE(集成軟件環(huán)境)，支持PowerPC 440硬處理器和MicroBlaze軟處理器(圖1)。該套件具有一個(gè)集成開(kāi)發(fā)環(huán)境、多種軟件工具、配置向?qū)?，以及IP目標(biāo)的嵌入設(shè)計(jì)。用戶可以在邏輯圖編輯器中輸入一個(gè)電路，對(duì)電路時(shí)序性能作仿真，對(duì)Virtex-5 FPGA作編譯，然后在ML507原型板上測(cè)試設(shè)計(jì)。Virtex-5 FX70T EDK可以在線購(gòu)買(mǎi)，價(jià)格為2595美元。