新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 用VHDL設(shè)計(jì)有限狀態(tài)機(jī)的方法

用VHDL設(shè)計(jì)有限狀態(tài)機(jī)的方法

作者: 時(shí)間:2011-06-01 來源:網(wǎng)絡(luò) 收藏

end if;

end process state_clocked;

end state_machine;利用EDA軟件MAX+plus Ⅱ?qū)υ摮绦蜻M(jìn)行編譯、仿真,其仿真波形見圖4。

 從圖4仿真波形圖上可以看出,機(jī)的輸出信號(hào)有許多“毛刺”產(chǎn)生。如何消除這些“毛刺”是下面將討論的問題。

3 在機(jī)中如何消除“毛刺”

  在同步電路中,一般情況下“毛刺”不會(huì)產(chǎn)生重大影響。因?yàn)?ldquo;毛刺”僅發(fā)生在時(shí)鐘有效邊沿之后的一小段時(shí)間內(nèi),只要在下一個(gè)時(shí)鐘有效邊沿到來之前“毛刺”消失即可。但是,由于機(jī)的輸出信號(hào)都是作為其它功能模塊的控制信號(hào),如果這些控制信號(hào)作為異步控制(如本系統(tǒng)中的CLR)、三態(tài)使能控制或時(shí)鐘信號(hào)來使用,則將會(huì)使受控模塊發(fā)生誤動(dòng)作,造成系統(tǒng)工作混亂。因此,在這種情況下必須保證狀態(tài)機(jī)的輸出沒有“毛刺”。

  消除狀態(tài)機(jī)輸出信號(hào)的“毛刺”有以下三種方案:

  ·在狀態(tài)機(jī)輸出信號(hào)較少的情況下,直接把狀態(tài)作為輸出信號(hào);

  ·對(duì)于順序遷移的狀態(tài)機(jī),選擇雷格碼作為狀態(tài)編碼;

  ·在Moore型或Mealy型狀態(tài)機(jī)基礎(chǔ)上,用時(shí)鐘同步輸出信號(hào)。

  本采用后兩種方案,較簡便。雷格碼的特點(diǎn)是:當(dāng)狀態(tài)機(jī)改變狀態(tài)時(shí),狀態(tài)向量中僅1位發(fā)生變化。與前面用可枚舉類型定義的狀態(tài)變量不同,現(xiàn)在選用常數(shù)來指定各狀態(tài)變量的取值為格雷碼。修改部分程序如下:

若要完全消除狀態(tài)機(jī)的“毛刺”,則應(yīng)采用第三種方案。這時(shí),設(shè)計(jì)程序要作相應(yīng)改變,狀態(tài)的轉(zhuǎn)移和輸出信號(hào)的賦值要寫在同一個(gè)時(shí)鐘進(jìn)程中。

  綜上所述,采用設(shè)計(jì)狀態(tài)機(jī),能夠大大降低設(shè)計(jì)難度。使用雙進(jìn)程描述風(fēng)格編寫設(shè)計(jì)程序,可以清楚地在一個(gè)進(jìn)程中確定狀態(tài)的轉(zhuǎn)移和對(duì)輸出的賦值,而且具有易于建立、理解和維護(hù)的優(yōu)點(diǎn)。特別針對(duì)大型或具有大量狀態(tài)轉(zhuǎn)移和輸出信號(hào)的狀態(tài)機(jī)設(shè)計(jì),將會(huì)更加顯示出它的優(yōu)勢(shì)。對(duì)于狀態(tài)機(jī)輸出信號(hào)所產(chǎn)生的“毛刺”,可以按照系統(tǒng)的要求,根據(jù)不同的情況采用相應(yīng)的設(shè)計(jì)方案予以消除

塵埃粒子計(jì)數(shù)器相關(guān)文章:塵埃粒子計(jì)數(shù)器原理

上一頁 1 2 3 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉