新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于DDR NAND閃存的高性能嵌入式接口設(shè)計(jì)

基于DDR NAND閃存的高性能嵌入式接口設(shè)計(jì)

作者: 時(shí)間:2011-05-24 來源:網(wǎng)絡(luò) 收藏

2.1 讀操作
的讀操作和寫操作一般都是以頁為單位操作的,與傳統(tǒng)的 Flash一樣,它允許在1個(gè)頁讀寫周期內(nèi)讀取1 Byte到data區(qū)與spare區(qū)大小之和這么多字節(jié)。讀取數(shù)據(jù)過程為:(1)先向發(fā)送讀命令00h。(2)然后接著發(fā)送需要讀取的 NAND的位置row地址和column地址。(3)接著發(fā)送讀確認(rèn)命令30 Hz,DDR NAND收到這個(gè)命令后會(huì)拉低RB信號(hào)線,然后開始工作,將相應(yīng)的一頁數(shù)據(jù)讀取到DDR NAND里的頁緩沖,讀完后把RB信號(hào)線拉高,產(chǎn)生一個(gè)RB中斷。(4)主控程序接收到RB中斷后,發(fā)送同步時(shí)鐘準(zhǔn)備信號(hào),即CLE和ALE同時(shí)產(chǎn)生一個(gè)cycle。(5)接著就可以發(fā)送讀數(shù)據(jù)的clock cycle,每發(fā)送一個(gè)clock cycle就會(huì)在DDR NAND的頁緩沖FIFO中送出2 Byte數(shù)據(jù),上升沿一個(gè),下降沿一個(gè),因?yàn)镈DR NAND是雙沿采數(shù)的,同時(shí)DDR NAND也會(huì)控制DQS信號(hào)線與data同步。(6)主控程序發(fā)送完讀數(shù)據(jù)的clock,讀操作結(jié)
束。如圖2所示。

本文引用地址:http://m.butianyuan.cn/article/150710.htm

c.jpg


2.2 寫操作
在DDR NAND中,寫操作也叫編程。寫操作的單位也是頁,它的操作過程如下:(1)先向DDRNAND發(fā)送寫命令80 Hz。(2)然后接著發(fā)送需要寫入的DDR NAND的位置row地址和column地址。(3)發(fā)送同步時(shí)鐘準(zhǔn)備信號(hào),即CLE和ALE同時(shí)產(chǎn)生一個(gè)cycle。(4)接著就可以發(fā)送讀數(shù)據(jù),發(fā)送數(shù)據(jù)是根據(jù)clock產(chǎn)生DQS信號(hào),在DQS信號(hào)上下沿分別發(fā)送數(shù)據(jù)到DDR NAND。(5)發(fā)完一個(gè)page的數(shù)據(jù)后,接著發(fā)送寫確認(rèn)命令10 Hz,DDR NAND收到這個(gè)命令后會(huì)拉低RB信號(hào)線,然后開始工作,將相應(yīng)的一頁數(shù)據(jù)從DDR NAND里的頁緩沖中正式編程到DDR NAND中,待編程完畢后把RB信號(hào)線拉高,產(chǎn)生一個(gè)RB中斷,如圖3所示,此時(shí)寫操作已完成。

d.jpg


2.3 擦除操作
DDR NAND的擦除操作單位為block,擦操作比較特殊,它不涉及任何數(shù)據(jù),沒有用雙沿操作的地方,所以它的操作過程和時(shí)序跟普通NAND Flash是一樣的,操作過程如下:(1)先向DDR NAND發(fā)送擦命令60 Hz。(2)接著發(fā)送需要擦除的DDR NAND的位置,3 Byte的row地址。(3)發(fā)送擦確認(rèn)命令d0h,DDR NAND收到這個(gè)命令后會(huì)拉低RB信號(hào)線,然后開始工作,待擦除完畢后再把RB信號(hào)線拉高,產(chǎn)生一個(gè)RB中斷,一個(gè)block擦除完畢。

3 結(jié)束語
從市場方面了解到DDR NAND這種雙沿采數(shù)的新型NAND Flash有逐步取代原高端16 bit NANDFlash之勢(shì),成為新的高端。它具有更高的讀寫速率,不需要優(yōu)化代碼就能輕松突破存儲(chǔ)速度的瓶頸限制。

linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)

上一頁 1 2 3 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉