新聞中心

EEPW首頁(yè) > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 電源DDR硬件設(shè)計(jì)技巧

電源DDR硬件設(shè)計(jì)技巧

作者: 時(shí)間:2024-07-19 來(lái)源:硬件筆記本 收藏

1、電源的分類

本文引用地址:http://m.butianyuan.cn/article/202407/461194.htm


A、

主電源VDD和VDDQ


主電源的要求是VDDQ=VDD,VDDQ是給IO buffer供電的電源,VDD是給內(nèi)核供電。但是一般的使用中都是把VDDQ和VDD合成一個(gè)電源使用。

有的芯片還有專門(mén)的VDDL,是給DLL供電的,也和VDD使用同一電源即可。

時(shí),需要考慮電壓、電流是否滿足要求。

電源的上電順序和電源的上電時(shí)間,單調(diào)性等。


電源電壓的要求一般在±5%以內(nèi)。電流需要根據(jù)使用的不同芯片,及芯片個(gè)數(shù)等進(jìn)行計(jì)算。由于的電流一般都比較大,所以PCB設(shè)計(jì)時(shí),如果有一個(gè)完整的電源平面鋪到管腳上,是最理想的狀態(tài),并且在電源入口加大電容儲(chǔ)能,每個(gè)管腳上加一個(gè)100nF~10nF的小電容濾波。


B、

參考電源Vref


參考電源Vref要求跟隨VDDQ,并且Vref=VDDQ/2,所以可以使用電源芯片提供,也可以采用電阻分壓的方式得到。由于Vref一般電流較小,在幾個(gè)mA~幾十mA的數(shù)量級(jí),所以用電阻分壓的方式,即節(jié)約成本,又能在布局上比較靈活,放置的離Vref管腳比較近,緊密的跟隨VDDQ電壓,所以建議使用此種方式。需要注意分壓用的電阻在100Ω~10kΩ均可,需要使用1%精度的電阻。Vref參考電壓的每個(gè)管腳上需要加10nF的電容濾波,并且每個(gè)分壓電阻上也并聯(lián)一個(gè)電容較好。



C、

用于匹配的電壓VVT


VTT為匹配電阻上拉到的電源,VTT=VDDQ/2。的設(shè)計(jì)中,根據(jù)拓?fù)浣Y(jié)構(gòu)的不同,有的設(shè)計(jì)使用不到VTT,如控制器帶的DDR器件比較少的情況下。如果使用VTT,則VTT的電流要求是比較大的,所以需要走線使用銅皮鋪過(guò)去。并且VTT要求電源即可以吸電流,又可以灌電流才可以。一般情況下可以使用專門(mén)為DDR設(shè)計(jì)的產(chǎn)生VTT的電源芯片來(lái)滿足要求。

而且,每個(gè)拉到VTT的電阻旁一般放一個(gè)10nF~100nF的電容,整個(gè)VTT電路上需要有uF級(jí)大電容進(jìn)行儲(chǔ)能。

一般情況下,DDR的數(shù)據(jù)線都是一驅(qū)一的拓?fù)浣Y(jié)構(gòu),且DDR2和DDR3內(nèi)部都有ODT做匹配,所以不需要拉到VTT做匹配即可得到較好的信號(hào)質(zhì)量。DDR2的地址和控制信號(hào)線如果是多負(fù)載的情況下,會(huì)有一驅(qū)多,并且內(nèi)部沒(méi)有ODT,其拓?fù)浣Y(jié)構(gòu)為走T型的結(jié)構(gòu),所以常常需要使用VTT進(jìn)行信號(hào)質(zhì)量的匹配控制。


DDR3可以采用Fly-by方式走線:

一個(gè)DDR3設(shè)計(jì)案例,來(lái)分析對(duì)比采用高阻抗負(fù)載走線和采用主線和負(fù)載走線同阻抗兩種情況的差異。


如上圖,Case1采用的是從內(nèi)層控制器到各個(gè)SDRAM均為50ohm的阻抗設(shè)計(jì)。Case2則采用了主線40ohm,負(fù)載線60ohm的設(shè)計(jì)。對(duì)此通過(guò)仿真工具進(jìn)行對(duì)比分析。


從以上仿真波形可以看出,使用較高阻抗負(fù)載走線的Case2在信號(hào)質(zhì)量上明顯優(yōu)于分支主線都采用同一種阻抗的Case1設(shè)計(jì)。

而且對(duì)靠近驅(qū)動(dòng)端的負(fù)載影響最大,遠(yuǎn)離驅(qū)動(dòng)端的最末端的負(fù)載影響較小。這個(gè)正是前面所分析到的,負(fù)載的分布電容導(dǎo)致了負(fù)載線部分的阻抗降低,如果采用主線和負(fù)載線同阻抗設(shè)計(jì),反而導(dǎo)致了阻抗不連續(xù)的發(fā)生。把負(fù)載走線設(shè)計(jì)為較高的阻抗,用于平衡負(fù)載引入的分布電容,從而可以達(dá)到整條走線阻抗平衡的目的。

通過(guò)提高負(fù)載走線阻抗來(lái)平衡負(fù)載電容的做法,其實(shí)在以往的菊花鏈設(shè)計(jì)中是經(jīng)常用到的方法。DDR3稱這種拓?fù)錇閒ly-by,其實(shí)是有一定的含義的,意在強(qiáng)調(diào)負(fù)載stub走線足夠的短。




關(guān)鍵詞: 電源設(shè)計(jì) DDR

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉