ASIC和FPGA的優(yōu)勢與劣勢

ASIC和FPGA具有不同的價值主張，在作出選擇前必須仔細評估。兩種種技術(shù)對比。這里介紹了ASIC和FPGA 的優(yōu)勢與劣勢：

FPGA與ASIC的設(shè)計優(yōu)勢
FPGA 的設(shè)計優(yōu)勢 ASIC 的設(shè)計優(yōu)勢
更快的上市時間 - 無需布局、掩模和其它制造步驟。 全定制性能 - 實現(xiàn)設(shè)計，因為器件根據(jù)設(shè)計規(guī)范進行生產(chǎn)。
無前期 NRE（非重發(fā)性設(shè)計成本）- 與ASIC設(shè)計有關(guān)的成本 降低單位成本 - 用于實現(xiàn)大批量設(shè)計
縮短了設(shè)計周期- 由于軟件可以處理很多布線、布局和時序問題 小型化 - 因為器件根據(jù)設(shè)計規(guī)范進行生產(chǎn)。
更加可預(yù)測的項目周期- 由于消除了可能的重置、晶圓容量等階段 較高的原始內(nèi)部時鐘速度
現(xiàn)場可重編程能力 - 可以遠程上傳的新比特流。

過去 FPGA 用于速度/復(fù)雜度/容量較低的設(shè)計，而當今的 FPGA 則可以輕松突破 500 MHz 的性能障礙。FPGA 能夠以更低的價格實現(xiàn)無可比擬的邏輯密度增加和眾多其它特性（如嵌入式處理器、DSP 模塊、時鐘技術(shù)和高速串行），現(xiàn)已幾乎成為任何設(shè)計的首選。

FPGA 和 ASIC 的設(shè)計流程對比

由于設(shè)計邏輯已綜合到通過驗證的定義好的 FPGA 器件上，這樣 FPGA 設(shè)計流程就避免了項目中既復(fù)雜又耗時的平面規(guī)劃、布局布線、時間分析以及掩碼/項目階段。

然而，必要時，Xilinx 還能夠提供先進的布局規(guī)劃、層次化設(shè)計和時序工具，使用戶能夠?qū)⒁笞羁量痰脑O(shè)計的性能最大化。