新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的語音端點(diǎn)檢測(cè)

基于FPGA的語音端點(diǎn)檢測(cè)

作者: 時(shí)間:2011-03-21 來源:網(wǎng)絡(luò) 收藏

端點(diǎn)就是從背景噪聲中找到的起點(diǎn)和終點(diǎn),其目標(biāo)是要在一段輸入信號(hào)中將信號(hào)同其他信號(hào)(如背景噪聲)分離并且準(zhǔn)確地判斷出語音的端點(diǎn)。研究表明,即使在安靜的環(huán)境中,一半以上的語音識(shí)別系統(tǒng)識(shí)別錯(cuò)誤來自端點(diǎn)。因此,端點(diǎn)的重要性不容忽視,尤其在噪聲環(huán)境下語音的端點(diǎn)檢測(cè),它的準(zhǔn)確性很大程度上直接影響著后續(xù)的工作能否有效進(jìn)行[1]。

本文引用地址:http://m.butianyuan.cn/article/150937.htm

  當(dāng)前語音識(shí)別系統(tǒng)大多以ARM、DSP為設(shè)計(jì)核心,其設(shè)計(jì)費(fèi)用高、缺乏靈活性、開發(fā)周期長(zhǎng),而且很難滿足高速的系統(tǒng)要求。在對(duì)語音端點(diǎn)檢測(cè)算法的研究中,提出了諸如能量、過零率、LPC預(yù)測(cè)殘差等多種算法[2],但這些方法大部分都是計(jì)算機(jī)軟件的,不適合進(jìn)行硬件開發(fā)[3]。

  具有功耗低、體積小、速度快等優(yōu)點(diǎn),可以滿足語音識(shí)別系統(tǒng)的實(shí)時(shí)性要求。本文嘗試用實(shí)現(xiàn)語音端點(diǎn)檢測(cè),對(duì)常用的Lawrence Rabiner端點(diǎn)檢測(cè)法進(jìn)行改進(jìn),用純硬件的方法實(shí)現(xiàn)語音端點(diǎn)檢測(cè),并以“長(zhǎng)沙”等詞和短語為例,驗(yàn)證其準(zhǔn)確性和可行性。

  1 實(shí)現(xiàn)語音端點(diǎn)檢測(cè)基本原理

  主要由四個(gè)部分完成:預(yù)加重、分幀、加窗和端點(diǎn)判斷,F(xiàn)PGA實(shí)現(xiàn)方法同樣要經(jīng)過這四個(gè)步驟。

  1.1 預(yù)加重

  語音信號(hào)的平均功率譜由于受聲門激勵(lì)和口鼻輻射的影響,高頻端大約在800 Hz以上按6 dB/Oct(倍頻程)衰減,這樣語音信號(hào)的頻譜中,頻率越高相應(yīng)的成分越少,因而要得到高頻部分的頻率比低頻部分更困難。所以,對(duì)語音信號(hào)進(jìn)行分析之前,要對(duì)語音信號(hào)加以提升,使語音信號(hào)的短時(shí)頻譜變得更為平坦,從而便于進(jìn)行頻譜分析和聲道參數(shù)分析。提升的方法有模擬電路法和數(shù)字電路法,本設(shè)計(jì)主要采用數(shù)字電路法。一般的數(shù)字電路法用一階的數(shù)字濾波器來實(shí)現(xiàn):

  

  式(2)只有移位和加減運(yùn)算,即用簡(jiǎn)單的移位來取代復(fù)雜的小數(shù)乘法運(yùn)算,從而可以方便地用FPGA實(shí)現(xiàn)。

  1.2 分幀加窗

  分幀處理即將預(yù)加重后的語音信號(hào)分成多段進(jìn)行分析,即從原始語音序列中分解出一個(gè)新的依賴于時(shí)間的序列,便于描述語音信號(hào)特征。語音信號(hào)具有時(shí)變特性,但在相當(dāng)短的時(shí)間范圍內(nèi),其特性基本保持不變,從而可以進(jìn)行分段分析。假設(shè)語音信號(hào)在10 ms~30 ms內(nèi)平穩(wěn),就可以以此時(shí)間段為單位將語音信號(hào)分ms段進(jìn)行分析,其中每一段稱為一“幀”,每一幀的長(zhǎng)度叫幀長(zhǎng)。為了使幀與幀之間保持連續(xù)平滑過渡,分幀一般采用交疊分段的方法,前一幀和后一幀的交疊部分稱為幀移。幀移與幀長(zhǎng)的比值一般取為0~1/2。為便于語音識(shí)別系統(tǒng)中特征的提取,取2n為幀長(zhǎng)。本文語音信號(hào)的采樣頻率為16 kHz,取幀長(zhǎng)為256(16 ms),幀移為128。

  分幀的FPGA實(shí)現(xiàn)。其關(guān)鍵就是解決幀移的疊加問題??梢杂脙蓚€(gè)FIFO(F1和F2)來實(shí)現(xiàn),具體過程為:先向F1寫入128個(gè)數(shù);讀取F1中的數(shù)得到這幀前128個(gè)數(shù),同時(shí)將F1中的數(shù)寫入F2中;F1的數(shù)讀完時(shí)F2也已寫完,此時(shí)再讀取F2中的數(shù)得到這幀的后128個(gè)數(shù)(這時(shí)就得到了一幀的語音信號(hào)),在讀取F2中數(shù)據(jù)的同時(shí)向F1寫入下一幀的數(shù)據(jù),這樣一直循環(huán)就完成了語音的分幀。

  分幀后幀之間重新拼接處語音信號(hào)的頻譜特性和原來相比會(huì)有差異。為了使語音信號(hào)在幀之間重新拼接處的頻譜特性與原來更加接近,就要進(jìn)行加窗處理。在語音信號(hào)處理中常用的窗函數(shù)是矩形窗和漢明窗[5]。它們的表達(dá)式如下(其中N為幀長(zhǎng)):

  矩形窗:

  

  矩形窗的主瓣寬度較小,因而具有較高的頻率分辨率;但它的旁瓣峰值較大,因此其頻譜泄露比較嚴(yán)重。相比較而言,雖然漢明窗主瓣寬度較矩形窗大一倍,但是它的旁瓣衰減較大,因而具有更平滑的低通特性,能夠在較高程度上反映短時(shí)語音信號(hào)的頻譜特性,所以本文采用漢明窗。

  加窗的FPGA實(shí)現(xiàn)。加窗就是用分幀后的數(shù)據(jù)乘以窗函數(shù)。在FPGA的實(shí)現(xiàn)上加漢明窗的過程難點(diǎn)是小數(shù)余弦乘法運(yùn)算,如果用算法來實(shí)現(xiàn)運(yùn)算會(huì)比較慢。這里考慮到N比較小,可以采用查表法實(shí)現(xiàn)加窗處理。查表法就是將窗函數(shù)的各個(gè)值存在ROM里面,依次查找。這里用DSP Builder工具生成窗函數(shù)的各個(gè)值,因?yàn)锳ltera公司開發(fā)的DSP Builder工具有很強(qiáng)的數(shù)字信號(hào)處理功能,能很好地完成窗函數(shù)的運(yùn)算。具體操作步驟為:在Matlab中打開simulink工具并打開Altera DSP Builder Blockset工具箱,然后新建“.mdl”文件,在工具箱中找到相應(yīng)的模塊并連接。在“hamming_table”模塊的“Matlab Array”中輸入“0.54-0.56*cos([0:2*pi/255:2*pi])”。然后編譯、綜合,系統(tǒng)就會(huì)自動(dòng)生成查表法要用到的“.hex”文件。

  1.3 端點(diǎn)判斷

  端點(diǎn)判斷是整個(gè)端點(diǎn)檢測(cè)中最重要的部分,也是計(jì)算量最大的部分。所以算法的選擇非常重要,本文用算法是根據(jù)Lawrence Rabiner端點(diǎn)檢測(cè)法改進(jìn)而來的。先介紹下Lawrence Rabiner端點(diǎn)檢測(cè)法,這種方法以過零率ZRC和能量E為特征來檢測(cè)起止點(diǎn),具體方法為:

  該算法是以能量的起止點(diǎn)算法。根據(jù)發(fā)音剛開始前已知為“靜”態(tài)的的連續(xù)10幀內(nèi)的數(shù)據(jù),計(jì)算能量閾值T1(低能量閾值)及T2(高能量閾值)。開始計(jì)算前10幀每幀的能量,設(shè)其最大值稱之為MX,最小值為MN,過零率閾值為ZCT,則有:

  

  其中,F(xiàn)為固定值,一般為25,ZC和c分別為最初10幀過零率的均值和標(biāo)準(zhǔn)差。先根據(jù)T1、T2算得初始起點(diǎn)BN(起點(diǎn)幀號(hào))。方法為:從第11幀開始,逐次比較每幀的平均幅度,BN為能量超過T1的第一幀的幀號(hào)。但若后續(xù)幀的能量在尚未超過T2之前又降到T1之下,則原BN不作為初始起點(diǎn),改記下一個(gè)能量超過了T1的幀的幀號(hào)為BN,依此類推,在找到第一個(gè)能量超過T2的幀時(shí)停止比較。當(dāng)BN確定后,從BN幀向(BN-25)幀搜索,依次比較各幀的過零率,若有3幀以上的ZCR>ZCT,則將起點(diǎn)BN定為滿足ZCR>ZCT的最前幀的幀號(hào),否則即以BN為起點(diǎn)。這種起點(diǎn)檢測(cè)法也稱雙門限前端檢測(cè)算法。語音結(jié)束點(diǎn)EN(結(jié)束點(diǎn)幀號(hào))的檢測(cè)方法與檢測(cè)起點(diǎn)相同,從后向前搜索,找第一個(gè)能量低于T1且其前向幀的能量在超出T2前沒有下降到T1以下的幀的幀號(hào),記為EN,隨后根據(jù)過零率向(EN=25)幀搜索,若有3幀以上的ZCR≥ZCT,則將結(jié)束點(diǎn)EN定為滿足ZCR≥ZCT的最后幀的幀號(hào),否則即以EN作為結(jié)束點(diǎn)。

  這種算法硬件實(shí)現(xiàn)起來比較復(fù)雜,而且速度慢,所以要對(duì)算法進(jìn)行改進(jìn)。改進(jìn)后的算法為:超過高門限可以用于確定語音的開始,低門限用于確定語音的終點(diǎn)。超過高門限未必就是語音的開始,有時(shí)候噪聲的能量也可能相當(dāng)大從而超過高門限,但是噪聲一般持續(xù)時(shí)間比較短,可以用超過高門限持續(xù)時(shí)間來決定是噪聲還是語音開始。當(dāng)高門限已經(jīng)確定語音開始后,再利用低門限來確定語音的結(jié)束點(diǎn)。低于低門限未必就是語音的結(jié)束,有時(shí)候語音信號(hào)的能量也可能低于低門限,但是語音信號(hào)低于低門限的時(shí)間不可能很長(zhǎng),可以用低過低門限的時(shí)間來判斷語音的結(jié)束點(diǎn)。這樣起止點(diǎn)的檢查,就減少了過零率的判斷和前10幀過零率均值和標(biāo)準(zhǔn)差的計(jì)算。所以這個(gè)算法門限值的選擇對(duì)語音端點(diǎn)檢測(cè)的影響比較大,本設(shè)計(jì)的門限值是根據(jù)Lawrence Rabiner端點(diǎn)檢測(cè)法并通過大量實(shí)驗(yàn)得來,計(jì)算式如式(10)和式(11)。其中,AE為前14幀的平均能量、T1是低門限、T2是高門限。

  T1=1.5AE(10)

  T2=2T1(11)


上一頁 1 2 下一頁

關(guān)鍵詞: 檢測(cè) 語音 FPGA 基于

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉