USB IP核的設計及FPGA驗證

接收部分：從同步域中恢復出12 MHz的時鐘信號，接收主機過來的比特流對其進行不歸零碼(NRZI)解碼，剔除位填充然后進行串并轉(zhuǎn)換，最后將轉(zhuǎn)換后的數(shù)據(jù)以字節(jié)的形式傳給協(xié)議層。接收部分還要能判斷出一個包的開始，在USB傳輸過程中，是以包為單的，因此接收部分首先要測包的開始SOP(Start of Packet)，所有包都是從同步字段(SYNC)開始的，同步字段是產(chǎn)生最大的邊緣轉(zhuǎn)換密度(Endge Transition Density)的編碼序例。以NR—ZI編碼的二進制串“KJKJKJKK”同步字段最后2位是同步字段結(jié)束的標記，同時標志了包標識符(Pacekt Iden一tiler，PID)的開始。只有當檢測到包SOP才開始后面的NRZI解碼、去位填充和串并操作，否則就繼續(xù)處于等待階段。

在接收部分還需要有檢錯部分，在檢查到傳輸過來的數(shù)據(jù)有錯誤時，要進行相應的錯誤處理。如在NRZI解碼后，在對數(shù)據(jù)進行去位填充時發(fā)現(xiàn)了有連續(xù)7個“1”則可以認為數(shù)據(jù)在傳輸過程中出現(xiàn)了錯誤，數(shù)據(jù)包已經(jīng)損壞，必須通知協(xié)議層。在接收部分需要特別注意的是：在接收USB主機過來數(shù)據(jù)時，是不同的時鐘域，因此必須考慮到亞穩(wěn)態(tài)問題。在本設計中，由于只處理單個比特信號，因此用了兩級寄存器來消除亞穩(wěn)態(tài)。

發(fā)送部分：將協(xié)議層打包好的加上同步字段，然后進行并串轉(zhuǎn)換，將字節(jié)形式轉(zhuǎn)換成比特流形式，接著根據(jù)協(xié)議將數(shù)據(jù)進行位填充和NRZI編碼，通過D+和D一信號傳送給USB主機。這個同步字段也是告訴USB主機有一個新數(shù)據(jù)包發(fā)送過來了，在發(fā)送部分還要產(chǎn)生包結(jié)束EOP(End of Packet)的信號。

3．3 USB協(xié)議層

協(xié)議層主要分成三個子模塊：解包模塊、打包模塊和協(xié)議引擎模塊。這一層主要是將經(jīng)過串口接口引擎模塊過來的數(shù)據(jù)進行解包，剔除USB協(xié)議中的信息。同時將端點中要發(fā)送的數(shù)據(jù)，在協(xié)議引擎控制下進行相應的打包，然后通過SIE模塊傳送給USB主機。 3．3．1 解包模塊

本模塊主要將接收到的信息包數(shù)據(jù)進行解析，解析出包標識(PID)，端點地址和USB設備地址以及包含在包中的有效數(shù)據(jù)。在解包時，對令牌包進行CRC5校驗，對數(shù)據(jù)包進CRCl6檢驗，若出錯則進行相應的出錯處理。從上面所述可知，任何包都有同步字段而同步字段在串口接口引擎模塊中已經(jīng)除去了，因此本模塊不用關心同步字段。整個解包數(shù)據(jù)流如圖3所示。