USB IP核的設(shè)計(jì)及FPGA驗(yàn)證

整個(gè)解包過(guò)程如下：首先判斷接收的包是什么包，若為T(mén)OKEN包(0UT或IN或SOF或SETUP或ACK或NAK或STALL或PRE)則轉(zhuǎn)入到TOKEN包的處理進(jìn)程，若為數(shù)據(jù)包(DATA0或DATAl)則轉(zhuǎn)入到DATA包的處理進(jìn)程。在TOKEN包或DATA包中若發(fā)現(xiàn)數(shù)據(jù)有錯(cuò)則丟棄此包并報(bào)錯(cuò)。

3．3．2 打包模塊

根據(jù)PE送來(lái)的PID組織相應(yīng)的信息包，把要發(fā)送的數(shù)據(jù)安排在相應(yīng)的數(shù)據(jù)包，或者組織令牌包。發(fā)送令牌包時(shí)，不必產(chǎn)生CRC5校驗(yàn)位。在發(fā)送數(shù)據(jù)包時(shí)，需要把有效數(shù)據(jù)的CRCl6校驗(yàn)位放在末尾一起發(fā)送。這個(gè)模塊主要就是如何把協(xié)議層引擎模塊送過(guò)來(lái)的數(shù)據(jù)進(jìn)行打包，打包的概念其實(shí)質(zhì)就是把要發(fā)送的數(shù)據(jù)根據(jù)其相應(yīng)的信息安排相應(yīng)的發(fā)送順序。同樣打包的過(guò)程中也不用考慮同步字段，同步字段在串口接口引擎層加入。整個(gè)打包數(shù)據(jù)流如圖4所示。

3．3．3 協(xié)議層引擎模塊

在USB設(shè)備中，某一個(gè)時(shí)刻和主機(jī)通信的只能是一個(gè)端點(diǎn)，當(dāng)前操作都基于這個(gè)端點(diǎn)地址。主機(jī)不能同時(shí)和幾個(gè)端點(diǎn)進(jìn)行通信，端點(diǎn)的屬性在設(shè)備和主機(jī)剛開(kāi)始連接時(shí)進(jìn)行的枚舉過(guò)程中已經(jīng)確定，保存在各端點(diǎn)對(duì)應(yīng)的寄存器中，比如是IN還是OUT端點(diǎn)，是支持控制傳輸、批量傳輸還是中斷傳輸?shù)亩它c(diǎn)等。協(xié)議引擎模塊是整個(gè)協(xié)議層的核心控制單元，控制了其他所有模塊的工作方式，根據(jù)當(dāng)前端點(diǎn)的配置或當(dāng)前狀態(tài)處理傳輸事務(wù)，并在傳輸事務(wù)中實(shí)時(shí)更新控制與狀態(tài)寄存器。他的功能包括：有效處理IN，OUT和SETUP事務(wù)，確定當(dāng)前傳輸事務(wù)要操作的端點(diǎn)地址，正確應(yīng)答各種包和管理數(shù)據(jù)的發(fā)送和接收，同時(shí)實(shí)現(xiàn)USB協(xié)議中的錯(cuò)誤恢復(fù)機(jī)制。

3．4 端點(diǎn)控制模塊和端點(diǎn)模塊

端點(diǎn)模塊：端點(diǎn)其實(shí)就是USB進(jìn)行通信時(shí)，用于存數(shù)據(jù)的緩沖區(qū)，為了提高數(shù)據(jù)存取的速度，本IP核的端點(diǎn)設(shè)計(jì)成FIFO。端點(diǎn)控制模塊：主要是端點(diǎn)控制寄存器和端點(diǎn)狀態(tài)寄存器，此模塊中包含了USB IP核的頂層控制和狀態(tài)寄存器。如USB設(shè)備的狀態(tài)控制寄存器、設(shè)備地址寄存器、中斷屏蔽寄存器和中斷源寄存器等。為了增加靈活性，在設(shè)計(jì)時(shí)針對(duì)每一個(gè)端點(diǎn)分別設(shè)計(jì)了設(shè)置和功能相同但地址不同的寄存器，包括端點(diǎn)的控制狀態(tài)寄存器、中斷源寄存器、中斷屏蔽寄存器、緩沖區(qū)的指針寄存器。端點(diǎn)根據(jù)協(xié)議可以配置1到16個(gè)，在實(shí)際設(shè)計(jì)中根據(jù)本身系統(tǒng)需要可以對(duì)USB IP核配置端點(diǎn)數(shù)，增加了USB IP核端點(diǎn)可擴(kuò)展性。

3．5 總線適配器模塊

此模塊是為了提高本IP核的可重用性而設(shè)計(jì)的。他主要包括WishBone總線接口、AMBA ASB總線接口和相應(yīng)的配置寄存器。若使用于WishBone總線結(jié)構(gòu)的SoC中，則在綜合前通過(guò)宏定義進(jìn)行設(shè)置啟用WishBone總線接口，這樣整個(gè)USB IP核可以無(wú)縫接入WishBone總線結(jié)構(gòu)的SoC中。若使用于AMBA ASB總線結(jié)構(gòu)的SoC中，則在綜合前通過(guò)宏定義進(jìn)行設(shè)置啟用AMBA總線接口無(wú)縫接入其SoC中。由于是在綜合前通過(guò)宏定義的，因此在實(shí)際綜合的時(shí)候，只會(huì)將宏定義的總線模塊綜合成實(shí)際電路，而不會(huì)兩個(gè)總線接口模塊都給綜合，節(jié)省資源。同時(shí)當(dāng)此IP核要應(yīng)用于其他的總線結(jié)構(gòu)SoC中，如Altera的Avalon總線，則只要根據(jù)此總線協(xié)議再設(shè)計(jì)一個(gè)總線接口模塊，在綜合時(shí)啟用此總線接口模塊就可以將此IP核直接應(yīng)用于此SoC中。因此本USB IP核對(duì)于不同總線的SoC利用總線適配器使具體較強(qiáng)靈活性，可重用性強(qiáng)。