標準單元ASIC和FPGA的權衡及結構化ASIC
加入技術交流群
圖4 掩膜集成本的增加，既反映了深亞微米工藝的每個掩膜的復雜程度逐漸增加，又反映了要求用深亞微米工藝制造芯片的掩膜制造商數(shù)量不斷增加（由Lightspeed Semiconductor公司提供）。
現(xiàn)在正在吹捧結構化ASIC器件的公司中有AMI Semiconductor公司, Chip Express公司, Faraday Technology公司, Fujitsu公司, Lightspeed Semiconductor公司, NEC公司, 和ViASIC公司。在這些公司中，目前只有AMI公司目前沒有把自己定位為范圍廣泛的硅片供應商；該公司正在堅持向FPGA轉換的有利地位，但是使用的是一種結構化ASIC基礎，而不是過去的門陣列平臺。相反，Lightspeed Semiconductor公司曾短暫擴入Xilinx FPGA降價市場，現(xiàn)已退出這一市場，將精力集中在傳統(tǒng)的ASIC上（參考文獻2）。Chip Express 公司的結構化ASIC采用各種備選方案中最細顆粒的邏輯模塊；該公司估計其器件的每個邏輯模塊將包含三到四個門電路，視具體設計而定。其他供應商的大多數(shù)邏輯模塊能實現(xiàn)20~40個門的設計（圖5）。
圖5 結構化ASIC邏輯單元橫跨從細顆粒（a）到粗顆粒（ b ）兩種極端工藝方法（由Chip Express 公司和 Lightspeed Semiconductor公司提供）。
結構化ASIC供應商用各種混合的工藝制造芯。這種多樣性反映了每個廠商都試圖想在潛在的用戶大蛋糕上占有自己單獨的一份。供應商及其代工工廠攤消了他們用來開發(fā)后沿的易于理解的成品率高的0.18-微米、 0.25-微米、和0.35-微米工藝的生產(chǎn)設施與設備費用。您能用這些工藝實現(xiàn)的設計規(guī)模有個上限，但是相關的供應商指出：分析報告顯示具有1百萬門以下的ASIc設計占很大的百分比，同時有數(shù)據(jù)顯示用戶使用的ASIC設計，其中不足100000件批量的占50％（圖6）。
圖6 具有少量到中等數(shù)量的晶體管和門電路的設計覆蓋了大多數(shù)ASIC市場（a）, 大多數(shù)用戶也以中小批量使用ASIC（b）（ 由Xilinx 公司和 Leopard Logic 公司提供）。
在工藝技術另一端的是Fujitsu、NEC等公司。Fujitsu 公司現(xiàn)已將0.11微米結構化ASIC工藝投產(chǎn)，0.09微米工藝也將于2004年投產(chǎn)。NEC公司預示他們的90納米工藝也將在2004年下半年投產(chǎn)。使工藝適合于設計是一種微妙的平衡行為，也涉及到了解設計的I/O緩沖器數(shù)量；供應商和用戶希望發(fā)生的最后的事情是裸芯片在對最小尺寸起限制作用的I/O環(huán)路
內(nèi)包含未被使用、從而浪費硅資源的區(qū)域。復雜封裝的成本逐漸增加也使得封裝內(nèi)各種硅片的成本成比例地不相關。
結構化ASIC供應商聲稱從設計完成到第一個樣品供使用的標準單元周轉時間要從幾個月縮短到幾個星期。這種延遲不是從布局布線網(wǎng)表到FPGA提供的硅資源的幾秒鐘到幾分鐘的遲后時間，但是ASIC擁護者聲稱這種比較在某種意義上是蘋果和桔子的比較。他們指出，隨著FPGA和其內(nèi)部的設計越來越復雜，工程師們?yōu)榱藢崿F(xiàn)區(qū)域（這個區(qū)域適合嗎）和時間（它運行的足夠快嗎）收斂所花費的時間是指數(shù)增加的。工程師們認為，由于ASIC具有比FPGA更快的設計基礎，所以花在模擬和重新設計方面的時間比較少，用結構化ASIC進行開發(fā)的總周期可能也因此而比用FPGA的更短。
硬件可定制的ASSP
結構化ASIC供應商用來使性能要求嚴格的電路的速度最大并實現(xiàn)諸如降低功耗、減小面積等其它功效的方法，就是將這些電路變成芯片的擴展部分而不是一般邏輯結構。例如Fujitsu公司聲稱其擴展的嵌入式觸發(fā)器要比代替的方法能降低功耗50％，提高門使用率1.5~2倍。
Lightspeed公司將AutoTest 和AutoBIST快速測試電路嵌入模塊化陣列ASIC中，以確保100%的固定型故障檢測范圍，并發(fā)現(xiàn)深亞微米造成的延遲故障。本文提到的每一個結構化ASIC供應商都提供擴展的嵌入式SRAM模塊，而且如果您的設計需要的話，其中有些SRAM模塊集成有時鐘電路、高速串行和并行I/O緩沖器和其它具有豐富模擬功能的、對面積、電源和性能有嚴格要求的結構。
評論