System C特點及FPGA設(shè)計

一、概述 　　

SYSTEM C 是由 Synospy Inc. 提出的，目前最新的版本為V2.0。它提出的目的就是以一種系統(tǒng)設(shè)計的思想進行系統(tǒng)設(shè)計。它將軟件算法與硬件實現(xiàn)很好的結(jié)合在一起，提高了整個系統(tǒng)設(shè)計的效率和正確性。
　　
System C 是一個C++ 庫，也是一種使設(shè)計者可以有效地設(shè)計出一個軟件算法的準(zhǔn)確循環(huán)模型，硬件結(jié)構(gòu)以及系統(tǒng)級設(shè)計的方法。 設(shè)計者可以用System C開發(fā)工具或在標(biāo)準(zhǔn)C++開發(fā)工具中加如System C庫制作系統(tǒng)級模型，快速地仿真和優(yōu)化設(shè)計，以及研究不同的算法，并且為硬件和軟件設(shè)計人員提供一個設(shè)計系統(tǒng)的可執(zhí)行規(guī)范?？蓤?zhí)行規(guī)范本質(zhì)上是一個C++程序，它顯示了和設(shè)計系統(tǒng)同樣的性能，為軟件設(shè)計人員和硬件設(shè)計人員提供了一個設(shè)計的標(biāo)準(zhǔn)。
　　
System C 庫提供了創(chuàng)造系統(tǒng)結(jié)構(gòu)模型的必須結(jié)構(gòu)，包括那些在C++沒有的功能如硬件時序，并行和觸發(fā)功能。C++這種面對象語言提供了通過增加類來擴展語言的能力，而這種能力是C語言所不具備的。因此，System C使用大家熟悉的C++語言和開發(fā)工具。
　　
二、SYSTEM C的特點
　　
System C 支持對硬件和軟件的聯(lián)合設(shè)計，支持描述一個既包含硬件部分也包含軟件部分的復(fù)雜系統(tǒng)結(jié)構(gòu)。它也支持對接口的描述，有以下幾個顯著的特點：
　　
1．System C可以為軟件設(shè)計人員和硬件設(shè)計人員提供一個系統(tǒng)的可執(zhí)行規(guī)范。設(shè)計人員使用該可執(zhí)行規(guī)范可以避免設(shè)計中矛盾和錯誤的產(chǎn)生，并確保設(shè)計的完備性。這是應(yīng)為在設(shè)計可執(zhí)行規(guī)范時，系統(tǒng)設(shè)計者必須設(shè)計出也一個和系統(tǒng)具有同樣工作狀態(tài)的程序，通過這個程序可以發(fā)掘出潛在的矛盾和錯誤，并將這些矛盾和錯誤消除在整個設(shè)計的開始階段，而不是在整個系統(tǒng)進行調(diào)試階段才發(fā)現(xiàn)和解決這些矛盾和錯誤。這個程序還可以幫助設(shè)計者確保整個系統(tǒng)設(shè)計的完備性。
　　
2．設(shè)計人員利用這個可執(zhí)行的系統(tǒng)規(guī)范，還可以發(fā)現(xiàn)設(shè)計中概念模糊的地方。無論什么時候，設(shè)計人員對設(shè)計產(chǎn)生疑惑，就可以運行這個可執(zhí)行程序以明確在這個問題上系統(tǒng)設(shè)計人員是如何處理的，從而確保系統(tǒng)設(shè)計的正確性。而現(xiàn)在的設(shè)計方法不能使設(shè)計人員方便迅速的解決這些疑惑。甚至這些疑惑是系統(tǒng)設(shè)計人員也不曾考慮過，這可能導(dǎo)致系統(tǒng)要重新進行設(shè)計。
　　
3．在系統(tǒng)設(shè)計被實現(xiàn)以前，設(shè)計人員還可以通過用System C設(shè)計的系統(tǒng)可執(zhí)行規(guī)范來驗證整個系統(tǒng)設(shè)計。這樣可以避免由于在系統(tǒng)設(shè)計上的失誤，而使系統(tǒng)實現(xiàn)不能達到要求?，F(xiàn)在的設(shè)計方法不能提供這樣的手段在設(shè)計完成前進行系統(tǒng)的驗證，對系統(tǒng)的驗證必須是在系統(tǒng)設(shè)計完后。即使在完成前進行驗證，由于不能完全模擬實際系統(tǒng)的工作，其結(jié)果也只能作為一種參考。
　　
4．System C設(shè)計的可執(zhí)行規(guī)范所使用的TESTBENCH文件可以通過小范圍的修改或直接用在實現(xiàn)后的系統(tǒng)仿真。這就為設(shè)計實現(xiàn)人員帶來很大的好處，他們不必花很多的時間去編寫用來驗證實現(xiàn)后系統(tǒng)正確性的TESTBENCH文件。而現(xiàn)在采用的設(shè)計方法所使用的TESTBENCH文件卻沒有提供這樣的便利條件。這是應(yīng)為軟件設(shè)計人員和硬件設(shè)計人員兩者的設(shè)計思想和設(shè)計手段都是不同的，一個軟件設(shè)計人員所使用的TESTBENCH文件并不能被硬件設(shè)計人員使用，甚至不能給硬件設(shè)計人員任何幫助。
　　
三、SYSTEM C設(shè)計與傳統(tǒng)設(shè)計比較
　　
現(xiàn)在的系統(tǒng)設(shè)計一般是由系統(tǒng)工程師用C語言或C++語言設(shè)計出一個系統(tǒng)模型，并在系統(tǒng)級層次上檢驗概念和算法。當(dāng)這些概念和算法被檢驗為正確無誤時，C/C++模塊被分解為功能相對獨立的子模塊。這些相對對立的子模塊由硬件設(shè)計人員手工地轉(zhuǎn)化為VHDL或Verilog語言用以硬件實現(xiàn)。這一個設(shè)計流程被顯示在圖1中。
　　

圖1

　　
從圖1所示的設(shè)計流程中我們可以發(fā)現(xiàn)以下幾個問題：

1．人工將CC++程序轉(zhuǎn)換為HDL程序容易產(chǎn)生錯誤。在現(xiàn)在的這種設(shè)計方法中，系統(tǒng)工程師先按期望的設(shè)計要求設(shè)計出一個C模塊，并驗證這個模塊使其達到期望的設(shè)計要求。然后系統(tǒng)工程師所設(shè)計的C模塊被硬件設(shè)計人員手工轉(zhuǎn)換為HDL模塊。這個轉(zhuǎn)換過程不僅容易產(chǎn)生錯誤，而且還很浪費時間。這是因為CC++語言和HDL語言有著顯著的區(qū)別。首先，HDL的處理方式比CC++的復(fù)雜。CC++程序采用順序執(zhí)行的處理方式，而HDL程序中既有順序執(zhí)行也有并行執(zhí)行的處理方式。要將CC++程序轉(zhuǎn)化為HDL程序必然要引入一些控制信號，由這些信號控制HDL程序的運行，但這樣也容易產(chǎn)生錯誤。其次，CC++語言不涉及到時序關(guān)系。由于CC++語言不支持對時序的描述，系統(tǒng)工程師設(shè)計的系統(tǒng)模型只是驗證了概念和算法，而只能對時間耗費上有一個大概的估計。這就使得硬件實現(xiàn)時，為滿足系統(tǒng)在時間上的要求，硬件設(shè)計人員必須對軟件算法進行一定的改造或優(yōu)化。而這些改造或優(yōu)化也有可能引入各種錯誤。
　　
2．系統(tǒng)模塊和HDL模塊間缺乏聯(lián)系。當(dāng)系統(tǒng)模塊被轉(zhuǎn)換為HDL模塊后，HDL模塊成為整個系統(tǒng)設(shè)計的焦點。為適應(yīng)硬件實現(xiàn)的特點，硬件設(shè)計人員會更改系統(tǒng)設(shè)計人員的設(shè)計，但這種更改只是在HDL模塊中進行，而系統(tǒng)設(shè)計人員設(shè)計的C模塊并沒有因此更改。這就使得系統(tǒng)工程師設(shè)計的C模塊和當(dāng)前硬件設(shè)計人員設(shè)計的HDL模塊缺乏必要的聯(lián)系。當(dāng)硬件設(shè)計人
員遇到概念模糊或理解錯誤的地方時，往往不能馬上從C模塊中得到明確的解答。此時，C模塊的設(shè)計人員也不一定能為HDL設(shè)計人員提供有效的幫助。