基于ARM核的ADμC7O26硬件系統(tǒng)開發(fā)及其在醫(yī)療儀器中的應(yīng)用
加入技術(shù)交流群
2．1 晶振電路的設(shè)計(jì)
ADμC7026片上集成了一個(gè)32．768kHz晶振、一個(gè)時(shí)鐘分頻器和一個(gè)PLL(鎖相環(huán))。內(nèi)部的PLL能夠?qū)⒕д耦l率放大1376倍，即為系統(tǒng)提供一個(gè)穩(wěn)定的45MHz。為了降低系統(tǒng)功耗，可以通過軟件設(shè)置時(shí)鐘分頻器的控制寄存器PLLCON和POWCON將經(jīng)過PLL后輸出的45MHz降頻，最大可降低至352kHz，由于內(nèi)部晶振有±3％的誤差，因此，用戶可以選擇外接一個(gè)32．768kHz的晶振，通過軟件設(shè)置PLLCON值使用外部晶振，使系統(tǒng)的性能穩(wěn)定可靠。本文引用地址：http://m.butianyuan.cn/article/151296.htm
2．2 電源電路的設(shè)計(jì)
電源是系統(tǒng)可靠工作的保證，整個(gè)系統(tǒng)的外部電源輸入采用直流9V，系統(tǒng)的供電較為復(fù)雜，外接9V直流電源經(jīng)過以穩(wěn)壓集成塊7805為核心的直流電源轉(zhuǎn)變?yōu)?V直流電壓，再經(jīng)高精度、低壓差穩(wěn)壓芯片ADP3333轉(zhuǎn)為3．3V基準(zhǔn)電壓輸出給主電路供電及部分外圍電路。
2．3 存儲(chǔ)器擴(kuò)展電路的設(shè)計(jì)
ADμC7026片上集成了62kB的Flash存儲(chǔ)器，8kB的SRAM，ADμC7026片上Flash存儲(chǔ)器能夠通過串行編程模式、JTAG編程模式或并行編程模式在系統(tǒng)中編程。為了提高系統(tǒng)的存儲(chǔ)能力，這里用兩片不同的存儲(chǔ)器擴(kuò)展了32kB×16的外部擴(kuò)展存儲(chǔ)器。CY7C1020CV33是一種高性能、低功耗CMOS靜態(tài)隨機(jī)存儲(chǔ)器，并且具有自動(dòng)斷電功能。74INTl6373A是一個(gè)高性能、16位D型鎖存三態(tài)總線輸出的BiCMOS靜態(tài)隨機(jī)存儲(chǔ)器，其工作電壓為3．3V。
2．4 模數(shù)轉(zhuǎn)換與數(shù)模轉(zhuǎn)換
ADμC7026片上集成了16通道12位逐次逼近型ADC，能夠在電源電壓為2．7～3．6V的范圍正常工作，在系統(tǒng)時(shí)鐘頻率為45MHz下的最高采樣率高達(dá)1MSPS。該ADC模塊提供一個(gè)高精度、低漂移的片上2．5V基準(zhǔn)電壓VREF，該電壓通過片上REFCON寄存器的軟件配置也能作為輸出，向外提供基準(zhǔn)參考源。ADμC7026片上還集成有4通道12位DAC。每個(gè)DAC都具有軌至軌的輸出電壓范圍，驅(qū)動(dòng)能力可達(dá)100pF或者5kΩ，每個(gè)DAC也能通過軟件配置來選擇輸出范圍0至VREF(內(nèi)部基準(zhǔn)電壓)、0至DACref(外部基準(zhǔn)電壓)和0至AVDD，而DACref(的取值范圍是0V至AVDD。
評(píng)論