基于DSP的視頻監(jiān)控系統(tǒng)硬件設計
加入技術交流群
本設計采用SONY公司專用信號處理器件CXD3142R作為信號處理器。CXD3142R是專用于對Ye，Cv，Mg和G補色單片CCD輸出信號進行處理的低功耗、高效率的信號處理器；具有自動曝光和自動白平衡功能，可同時輸出復合視頻信號和YUV 8位數(shù)字信號輸出。內部集成9位A／D轉換器同步信號產生電路、外部同步電路和時鐘控制電路。此外，CXD3142R還具有串口通信功能，用戶可在PC機中預先設定好DSP中的寄存器值，通過串口下載到DSP，并對圖像信號進行自動曝光和自動白平衡等處理。圖2為視頻信號處理模塊電路連接圖。本文引用地址：http://m.butianyuan.cn/article/152243.htm
圖2中，H1，H2，XVl，XV2，XV3，XV4是CCD圖像傳感器的時序驅動信號，EEPROM用來存儲DSP初始化的寄存器值。D0~D7是YUV數(shù)字信號。其具體工作流程：將CCD圖像傳感器采集的模擬信號經CXA2096N進行相關預處理后，相應數(shù)字信號經VIN引腳傳給DSP(CXD3142)，DSP接收數(shù)字信號后，利用其內部AE／AWB檢測電路、同步信號產生電路、外同步電路以及相關算法對其進行相關處理，處理完成后在行(H引腳)、場(V引腳)信號及時鐘信號(PCLK)的控制下將8位數(shù)字信號經過D0~D7引腳傳給FPGA模塊進行相關處理。通過引腳SCK、SI、SO、XCS串口通信，通過CSROM、CASI、CSASO、CASCK引腳與外部EEPROM通信，實現(xiàn)DSP相關的初始化。此外，IO引腳輸出經DSP處理過的復合視頻信號，通過相關接口直接在CRT顯示器上顯示圖像處理結果。
2．3．3 FPGA模塊
為了實現(xiàn)實時預處理數(shù)字視頻信號數(shù)據(jù)，增加系統(tǒng)擴展性，該系統(tǒng)設計擴展一片由Xilinx公司生產的基于90 nm工藝制造的Spartan3E系列FPGA，其型號為XC3S250E-PQ208-4C，此FPGA具有較高的性價比，其內有25萬個系統(tǒng)門，5508個邏輯單元(LC)，612個可配置邏輯塊(CLB)，216 Kbit的塊RAM，12個專用乘法器，158個可用的I／O接口，4個數(shù)字時鐘管理單元(DCM)。圖3為其電路連接圖。
DSP與FPGA的通信是由11根總線完成的，分別是8根數(shù)據(jù)線，行、場同步信號和數(shù)據(jù)時鐘總線。因為CXD3142RDSP輸出PAL(逐行倒相)制式的數(shù)字視頻信號，F(xiàn)PGA將此PAL制視頻信號轉換成VGA格式。首先將YUV(4：2：2)格式信號轉換成RGB(5：6：5)格式，然后利用2個SDRAM作為幀緩存，利用場間插值算法，完成隔行到逐行的轉換，并將幀率由25 Hz提升到60 Hz，同時產生SVGA格式、幀頻為60 Hz的行、場同步信號，并把被放大的圖像數(shù)據(jù)經D／A轉換后輸出到VGA接口，VGA顯示器上實時顯示采集的圖像。
評論