BIST在SoC片上嵌入式微處理器核上的應(yīng)用

BIST測(cè)試信號(hào)由TAP控制器的TDT口輸入，是整個(gè)測(cè)試電路的使能信號(hào)，測(cè)試過(guò)程經(jīng)過(guò)觸發(fā)后，完全在電路內(nèi)部完成，結(jié)束后通過(guò)一個(gè)I／O口報(bào)告測(cè)試結(jié)果。多輸入寄存器(MISR)作為T(mén)AP控制器的數(shù)據(jù)寄存器，測(cè)試初始化時(shí)設(shè)置為初始狀態(tài)。
2．2 LogicBIST
LogicBIST方法是利用內(nèi)部的向量產(chǎn)生器逐個(gè)地產(chǎn)生測(cè)試向量，將它們施加到被測(cè)電路上，然后經(jīng)過(guò)數(shù)字壓縮和鑒別產(chǎn)生一個(gè)鑒別碼，將這個(gè)鑒別碼同預(yù)期值進(jìn)行比較。LogicBIST通常用于測(cè)試隨機(jī)邏輯電路，一般采用偽隨機(jī)測(cè)試圖形生成器來(lái)產(chǎn)生輸入測(cè)試圖形，應(yīng)用于器件內(nèi)部機(jī)制；采用MISR作為獲得輸出信號(hào)產(chǎn)生器。由于MI-SR的結(jié)構(gòu)和多輸入序列的鑒別碼的固有特點(diǎn)，這是一個(gè)多對(duì)一的映射關(guān)系。不同的輸入序列通過(guò)MISR之后可能產(chǎn)生相同的鑒別碼，這被稱(chēng)之為alias。
LogicBIST測(cè)試只能得到芯片能否通過(guò)測(cè)試的結(jié)果。一旦芯片不能通過(guò)測(cè)試，該如何確定芯片內(nèi)部的故障點(diǎn)在何處呢?這就是診斷工作，不過(guò)LogicBIST對(duì)故障診斷的支持太弱，如果一塊芯片未能通過(guò)，單單憑錯(cuò)誤的鑒別碼是很難確定故障點(diǎn)在何處的。有時(shí)會(huì)出現(xiàn)芯片內(nèi)部多個(gè)故障點(diǎn)的共同作用使得鑒別碼反而是正確的現(xiàn)象，這被稱(chēng)之為漏測(cè)試。它產(chǎn)生的概率非常小，也有算法來(lái)盡量減小漏測(cè)試發(fā)生的概率。其中一種方法是將正確的序列輸入，和正確的鑒別碼作單一映射，其他的錯(cuò)誤輸人一定得到錯(cuò)誤的鑒別碼。這種方法對(duì)MISR、PRRG以及CUT都需要具體分析，以改變其結(jié)構(gòu)或者PRPG的生成順序。

結(jié) 語(yǔ)
本文介紹了SoC片上嵌入式微處理器核可測(cè)性技術(shù)的研究現(xiàn)狀；介紹了設(shè)計(jì)時(shí)在電路中植入相關(guān)功能電路，用于提供自我測(cè)試功能的技術(shù)，以降低器件測(cè)試對(duì)自動(dòng)測(cè)試設(shè)備(ATE)的依賴(lài)程度。BIST技術(shù)可以實(shí)現(xiàn)自我測(cè)試，也可以解決很多電路無(wú)法直接測(cè)試的問(wèn)題(因?yàn)樗鼈儧](méi)有外部引腳)。
可以預(yù)見(jiàn)，在不久的將來(lái)即使最先進(jìn)的ATE也無(wú)法完全測(cè)試最快的電路，這也是采用BIST的原因之一。但是BIST也存在一些缺點(diǎn)，如額外的電路會(huì)占用寶貴的面積，會(huì)產(chǎn)生額外的引腳和可能出現(xiàn)測(cè)試盲點(diǎn)等。BIST技術(shù)正成為高價(jià)ATE的替代方案，但是目前還無(wú)法完全取代ATE，他們將在未來(lái)很長(zhǎng)一段時(shí)間內(nèi)共存。