基于CBOC信號(hào)的導(dǎo)航接收機(jī)設(shè)計(jì)與實(shí)現(xiàn)
加入技術(shù)交流群
3 CBOC信號(hào)導(dǎo)航接收機(jī)設(shè)計(jì)實(shí)現(xiàn)
3．1 導(dǎo)航接收機(jī)硬件平臺(tái)
實(shí)現(xiàn)基于多相關(guān)器方法的接收機(jī)硬件平臺(tái)如圖4所示，硬件平臺(tái)選用FPGA作為實(shí)現(xiàn)相關(guān)器的模塊，利用FPGA的可編程特性，可以不改變硬件平臺(tái)，而只修改FPGA和DSP軟件實(shí)現(xiàn)對(duì)不同衛(wèi)星導(dǎo)航系統(tǒng)的兼容接收。同時(shí)，F(xiàn)PGA的并行運(yùn)算能力也能夠很好地保證基帶處理方法的實(shí)時(shí)性。
3．2 信號(hào)捕獲
由于CBOC信號(hào)中存在副載波，CBOC信號(hào)的相關(guān)函數(shù)存在±1碼片內(nèi)存在多個(gè)相關(guān)峰值，為避免誤判，使用SCC(Sub—Carrier Cancellat ion)方法構(gòu)造無(wú)模糊的相關(guān)函數(shù)，相關(guān)函數(shù)的計(jì)算方法如式(6)所示。
該方法有效地消除了CBOC信號(hào)的副峰，從而將CBOC信號(hào)的捕獲過(guò)程轉(zhuǎn)化成類似于BPSK信號(hào)的無(wú)模糊形式。
3．3 信號(hào)跟蹤
環(huán)路設(shè)計(jì)方案如圖5所示。本文引用地址：http://m.butianyuan.cn/article/153730.htm
跟蹤采用雙環(huán)路的策略，載波環(huán)和碼環(huán)。由載波發(fā)生器，載波鑒相器，碼發(fā)生器，碼鑒別器和相關(guān)器組等構(gòu)成。CBOC信號(hào)的跟蹤采用多相關(guān)器的方式，只復(fù)制BOC(1，1)信號(hào)，然后根據(jù)計(jì)算的加權(quán)系數(shù)確定采用的鑒相方法。因此在硬件的設(shè)計(jì)中，碼環(huán)鑒別器的參數(shù)和鑒相方式均留出接口利用DSP或者ARM軟件配置。在確定了一組環(huán)路鑒相參數(shù)后，根據(jù)具體的應(yīng)用場(chǎng)景，對(duì)環(huán)路參數(shù)進(jìn)行微調(diào)。
載波跟蹤環(huán)路可以使用鎖頻環(huán)或者鎖相環(huán)完成對(duì)載波相位和頻率的跟蹤。在采用方多相關(guān)器方法的接收機(jī)中，繼承了BPSK接收機(jī)對(duì)載波跟蹤環(huán)的跟蹤方法，可以使用所有適用于BPSK接收機(jī)的鑒別器，在工程樣機(jī)的實(shí)現(xiàn)中使用了三階鎖相環(huán)，鑒相采用四象限反正切的方式，三階鎖相環(huán)的實(shí)現(xiàn)在這里不做討論。
3．4 接收機(jī)測(cè)試結(jié)果
在性能分析和算法仿真的基礎(chǔ)上，使用FPGA和DSP處理器的基帶處理架構(gòu)實(shí)現(xiàn)S—SUrve shaping方法，經(jīng)過(guò)對(duì)接Galileo信號(hào)模擬器，完成了對(duì)S—surve shaping方法的功能驗(yàn)證，實(shí)現(xiàn)的跟蹤環(huán)路可以穩(wěn)定地完成對(duì)載波、副載波和碼相位的跟蹤。
4 結(jié)論
文中通過(guò)分析CBOC的時(shí)域特性，自相關(guān)特性以及功率譜密度函數(shù)，主要論述了一種基于S—surve shaping跟蹤方法的Galieo E1頻點(diǎn)CBOC信號(hào)接收機(jī)的工程實(shí)現(xiàn)，在明確CBOC信號(hào)結(jié)構(gòu)的情況下，充分利用Galileo信號(hào)在系統(tǒng)設(shè)計(jì)上的兼容性以及成熟的硬件平臺(tái)，并分析了使用簡(jiǎn)化的CBOC信號(hào)接收方法所帶來(lái)的性能損失，在理論仿真的基礎(chǔ)上，完成了接收機(jī)的工程實(shí)現(xiàn)，實(shí)際運(yùn)行的結(jié)果驗(yàn)證了該方法的可行性。
評(píng)論