DRM系統(tǒng)及其測試接收機(jī)的設(shè)計(jì)方案

　　根據(jù)數(shù)模同插的要求，在設(shè)計(jì)DRM接收機(jī)RF前端時(shí)采用了改造現(xiàn)有模擬收音機(jī)的方法。整合后的接收機(jī)既可以收聽模擬信號(hào)，又可以完成數(shù)字信號(hào)的處理，這樣就可以適應(yīng)數(shù)模同播的需要。下文主要討論數(shù)字接收機(jī)的信號(hào)處理過程。

　　測試接收機(jī)系統(tǒng)框圖如圖2所示。接收信號(hào)通過模擬收音機(jī)前端下變頻到中頻，將中頻信號(hào)引出，經(jīng)過濾波送入AD采樣，從而獲得中頻采樣數(shù)據(jù)。

　　中頻采樣數(shù)據(jù)通過正交解調(diào)得到基帶數(shù)據(jù)。首先通過碼元同步找到OFDM碼元的起始位置，然后通過FFT完成OFDM信號(hào)的解調(diào)，將時(shí)域數(shù)據(jù)變換到頻域，并利用頻率導(dǎo)頻信息計(jì)算并校正頻率偏差，因?yàn)镺FDM系統(tǒng)對(duì)載波頻偏非常敏感，經(jīng)過頻率校正后，頻率誤差應(yīng)小于0.01倍子載波間隔。在此基礎(chǔ)上，利用時(shí)間導(dǎo)頻信息找到DRM系統(tǒng)的傳輸幀起始碼元，此后接收機(jī)從傳輸幀起始位置開始進(jìn)行后續(xù)處理。

　　由于短波信道變化復(fù)雜，時(shí)域及頻域的選擇性衰落都很強(qiáng)，造成丁接收信號(hào)的幅度和相位受到嚴(yán)重干擾，在解高階QAM映射時(shí)會(huì)引入較大的誤差，框圖中的均衡模塊用來解決上述問題。DRM系統(tǒng)設(shè)計(jì)了增益導(dǎo)頻，分布在時(shí)間一頻率域上，利用增益導(dǎo)頻的信息進(jìn)行信道均衡。

　　按圖2所示流程，從均衡后的數(shù)據(jù)中提取FAC單元并將其解碼，得到解調(diào)SDC的信息;再提取SDC單元，根據(jù)FAC的信息解碼SDC，得到SDC數(shù)據(jù)實(shí)體;最后提取MSC，根據(jù)FACSDC的信息解碼MSC。上述單元分別經(jīng)過解交織、解OAM映射、Viterbi譯碼、能量解擾等模塊的處理后，最后將MSC解復(fù)接后的數(shù)據(jù)進(jìn)行音頻譯碼或者數(shù)據(jù)解碼。

　　4 DRM測試接收機(jī)硬件結(jié)構(gòu)

　　測試接收機(jī)基帶信號(hào)處理部分主要采用ARM與FPGA聯(lián)合處理的硬件平臺(tái)實(shí)現(xiàn)。ARM處理器可以在不改變硬件結(jié)構(gòu)的情況下，通過下載不同的軟件程序?qū)崿F(xiàn)不同的功能，這樣非常有利于不同算法的驗(yàn)證，而且ARM公司可以提供處理器內(nèi)核，為進(jìn)一步設(shè)計(jì)接收機(jī)ASIC奠定基礎(chǔ)。由于ARM以half-word(16 bits)為最小處理單位，所以用ARM處理器處理比特流信號(hào)會(huì)造成處理器資源的浪費(fèi)，為此針對(duì)比特流信號(hào)的處理采用專用邏輯電路實(shí)現(xiàn)，在測試接收機(jī)中用FPGA實(shí)現(xiàn)。這樣，兩種處理器的特性可以形成互補(bǔ)，使硬件平臺(tái)設(shè)計(jì)比較合理。

　　4.1 模塊劃分

　　DRM系統(tǒng)設(shè)計(jì)了多種模式，不同模式的碼率是不同的，在正交解調(diào)后需要變碼率輸出;Viterbi譯碼器也是以比特流為處理單位;考慮到這兩個(gè)模塊的算法特點(diǎn)及數(shù)據(jù)輸出形式，將這兩個(gè)模塊放在FPGA中實(shí)現(xiàn)。

　　圖2中所示的其他處理模塊，特別是同步和均衡模塊是接收機(jī)的關(guān)鍵模塊，其性能好壞直接影響接收效果，并且根據(jù)今后現(xiàn)場測試的情況，其算法存在調(diào)整的可能性.因此這些模塊通過ARM實(shí)現(xiàn)。需要對(duì)算法進(jìn)行調(diào)整時(shí)，只需修改軟件程序，重新載入ARM即可，硬件部分無需改動(dòng)。以實(shí)現(xiàn)測試接收機(jī)便于對(duì)各種算法的性能進(jìn)行驗(yàn)證和比較的目的。

　　4.2 硬件平臺(tái)結(jié)構(gòu)

　　測試接收機(jī)硬件平臺(tái)如圖3所示。FPGA采用XILINX公司的VirtexⅡXC2V500型芯片;ARM采用三星公司的S3C4510B型ARM7 TDMI芯片;ADC模塊采用了AD公司14-bit的AD9243。FPGA與ARM之間通過雙口RAM進(jìn)行數(shù)據(jù)交互，使用HC245芯片作為地址和數(shù)據(jù)總線的驅(qū)動(dòng)。

　　A/D采樣后的中頻數(shù)據(jù)送入FPGA做正交解調(diào);FPGA將解調(diào)后的數(shù)據(jù)寫入雙口RAM同時(shí)給ARM產(chǎn)生中斷信號(hào);ARM響應(yīng)外部中斷，將數(shù)據(jù)讀入、進(jìn)行后續(xù)處理。

　　如圖2中的流程，ARM在處理完解交織后，將處理后的數(shù)據(jù)寫入雙口RAM，同時(shí)向特定的地址寫控制字，F(xiàn)PGA檢測到控制字后，將數(shù)據(jù)讀入.進(jìn)行Viterbi譯碼。FPGA將Viterbi譯碼結(jié)果寫入雙口RAM，向ARM發(fā)出中斷信號(hào)，ARM響應(yīng)中斷，將數(shù)據(jù)讀入，再進(jìn)行后續(xù)處理。