光纖傳輸技術(shù)在雷達(dá)信號(hào)記錄重演系統(tǒng)中的應(yīng)用
加入技術(shù)交流群
2．2 FPGA硬件電路設(shè)計(jì)
FPGA硬件設(shè)計(jì)主要包括FPGA電源電路設(shè)計(jì)、配置加載電路設(shè)計(jì)、時(shí)鐘電路設(shè)計(jì)、光模塊電路選型和高速信號(hào)走線等。
對(duì)于高速串行收發(fā)器所在區(qū)域(Bank)的供電電源種類的區(qū)分比較細(xì)，具體包括數(shù)字電源(VCCP_B)、接收電源(VCCR_B)、發(fā)送電源(VCCT_B)、護(hù)圈電源(VCCG_B)、模擬電源(VCCA_B)。VCCP_B、VCCR_B、VCCT_B、VCCG_B、VCCA_B需要分別單獨(dú)接隔離良好的1．5 V，1．5 V，1．5 V，1．5 V和3．3 V的電源網(wǎng)絡(luò)，否則光模塊工作會(huì)不正常。
高速串行收發(fā)器所在每個(gè)Bank參考電阻管腳RREFB也必須要進(jìn)行恰當(dāng)?shù)奶幚?。每個(gè)RREFB管腳都要單獨(dú)串接一個(gè)標(biāo)稱值為2 kΩ，允許偏差1％的電阻接地。
光模塊選廂了Agilent公司的HFCT-5944AL，這款芯片支持單模光纖，工作波長(zhǎng)為1 300 nm，可支持的數(shù)據(jù)速率高達(dá)2．7 Cbit·s-1，具有良好的EMI性能。由于該芯片差分輸出信號(hào)的電平是PECL的，而后面FPGA的高速串行收發(fā)器的差分接收信號(hào)電平是PCML的，兩種接口標(biāo)準(zhǔn)的共模電壓不同，所以要采用AC耦合電路來完成兩種電平的轉(zhuǎn)換。
2．3 高速串行收發(fā)器使用配置
GXB模塊的使用比較方便，只要在QUARTUSII軟件的MegaWizard中調(diào)用ALGXB，設(shè)置好參數(shù)即可。需要配置的參數(shù)主要包括數(shù)據(jù)傳輸協(xié)議、數(shù)據(jù)率、輸入時(shí)鐘、通道寬度、鎖相環(huán)寬度設(shè)置、均衡器設(shè)置等。在本記錄重演系統(tǒng)中，傳輸協(xié)議選擇為Basic、數(shù)據(jù)率為2 400 Mbit·s-1，輸入時(shí)鐘為120 MHz，通道寬度為8位。
2．4 在記錄重演系統(tǒng)中的具體應(yīng)用
光纖傳輸在本記錄重演系統(tǒng)中的應(yīng)用框圖如圖4所示，記錄時(shí)信號(hào)流程如下：來自外部的I／Q數(shù)據(jù)、時(shí)序信號(hào)、狀態(tài)信息等數(shù)據(jù)源首先在其系統(tǒng)內(nèi)完成信號(hào)的編碼，然后通過其系統(tǒng)內(nèi)部的StratixGX芯片將上述數(shù)據(jù)源調(diào)制成高速串行數(shù)據(jù)流并通過光模塊實(shí)現(xiàn)信號(hào)的光電轉(zhuǎn)換和傳輸。經(jīng)過光纖傳輸過來的外部信號(hào)經(jīng)記錄重演系統(tǒng)內(nèi)部的光模塊和StratixGX芯片完成信號(hào)的解碼，恢復(fù)出原始的I／Q數(shù)據(jù)、時(shí)序信號(hào)、狀態(tài)信息等。上述信號(hào)進(jìn)入記錄重演數(shù)據(jù)控制接口模塊完成待記錄信號(hào)的編碼和數(shù)據(jù)復(fù)合，以滿足海量存貯器記錄數(shù)據(jù)格式的約定要求。重演時(shí)信號(hào)流程是上述流程。本文引用地址：http://m.butianyuan.cn/article/155074.htm
圖4中所示的記錄重演數(shù)據(jù)控制接口是記錄重演系統(tǒng)的核心，主要完成記錄／重演工作模式的轉(zhuǎn)換，實(shí)現(xiàn)記錄數(shù)據(jù)復(fù)合、重演數(shù)據(jù)的分解、數(shù)據(jù)緩存和數(shù)據(jù)塊標(biāo)志檢索。
評(píng)論