雙軟擴(kuò)頻與π／4DPSK復(fù)合調(diào)制系統(tǒng)建模仿真

3 系統(tǒng)建模與仿真驗證
為驗證與評估新系統(tǒng)，在前面分析的基礎(chǔ)上，使用Matlab／Simulink仿真工具，在AWGN和多徑信道下對上述算法進(jìn)行了系統(tǒng)建模與仿真。
所建模型選擇如下參數(shù)：軟擴(kuò)頻所用進(jìn)制M=8，串并轉(zhuǎn)換為3路，2路3 bit進(jìn)行軟擴(kuò)頻，1路2 bit進(jìn)行π／4DPSK調(diào)制；信道編碼采用(4，3，7)卷積編碼，譯碼采用Viterbi軟譯碼；I、Q兩支路維正交擴(kuò)頻碼集合采用長度為32的M序列移位實現(xiàn)；AWGN信道，多徑模型為兩徑，反射系數(shù)0．8，最大多徑延遲3 bit；解調(diào)端載波相位偏移π／3。
在Simulink建模過程中，使用Simulink的基本工具箱(Simulink)、通信工具箱(Communications Blockset)、信號處理工具箱(Signal Processing Blockset)等3個工具箱，為方便根據(jù)所建系統(tǒng)模型進(jìn)行工程實現(xiàn)，模型中主要采用基本的邏輯模塊，如Buffer、Unbuffer、Demux、LookupNDDirect、Unit Delay、MinMax、Sum等，建立邏輯級模型，可直接映射為FPGA代碼。根據(jù)圖1、圖2所示框圖，系統(tǒng)模型主要由卷積編碼、串并轉(zhuǎn)換、π／4DPSK調(diào)制、軟擴(kuò)頻調(diào)制、多徑和AWGN信道、相關(guān)值運算、Viterbi譯碼等模塊組成，調(diào)制端模型如圖3所示，解擴(kuò)解調(diào)端模型如圖4所示。

對所建系統(tǒng)模型，在AWGN與多徑信道下進(jìn)行了誤碼率性能仿真，并與傳統(tǒng)的硬判決解調(diào)算法進(jìn)行比較，得到性能曲線如圖5所示?？梢钥闯觯瑢τ诒忍剀浿到庹{(diào)算法，當(dāng)Eb／No=10dB時，BER=10-5，比傳統(tǒng)的硬判決解調(diào)算法約好3dB。

4 結(jié)論
本文提出了一種新的雙軟擴(kuò)頻與π／4DPSK復(fù)合調(diào)制系統(tǒng)，給出了系統(tǒng)結(jié)構(gòu)，并進(jìn)行了系統(tǒng)建模。對該系統(tǒng)模型在AWGN與多徑信道下進(jìn)行了誤碼率性能仿真，仿真結(jié)果表明，采用比特軟值解調(diào)算法比傳統(tǒng)的硬判決解調(diào)算法，在BER=10-5時誤碼率性能約好3 dB，表現(xiàn)出了較好的抗干擾與抗多徑能力，對于軟擴(kuò)頻技術(shù)在工程中的應(yīng)用具有一定的指導(dǎo)意義。