利用S參數(shù)對(duì)RF開關(guān)模型進(jìn)行高頻驗(yàn)證

另一種有用的VNA校準(zhǔn)技術(shù)是TRL（透射、反射、線路）校準(zhǔn)。該技術(shù)僅基于短傳輸線路的特征阻抗。利用兩條傳輸線路彼此相差較短長度的兩組雙端口測量結(jié)果及兩組反射測量結(jié)果，就可以確定完整的12項(xiàng)誤差模型?？梢栽贒UT的PCB上設(shè)計(jì)TRL校準(zhǔn)套件，以便利用該校準(zhǔn)技術(shù)消除傳輸線路設(shè)計(jì)和互連引起的誤差，并將測量的參考平面從同軸電纜移動(dòng)到DUT引腳。

以上兩種校準(zhǔn)技術(shù)各有長處，但TRL可以消除更多誤差源，因而能夠?yàn)?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/高頻">高頻測量提供更高的精度。然而，TRL需要精確的傳輸線路設(shè)計(jì)和目標(biāo)頻率下的精確TRL標(biāo)準(zhǔn)元件，因此更難以實(shí)施。SOLT的實(shí)施則相對(duì)簡單，因?yàn)榇蠖鄶?shù)VNA都帶有可以在寬頻率范圍內(nèi)使用的SOLT標(biāo)準(zhǔn)套件。

PCB設(shè)計(jì)和實(shí)現(xiàn)

為了正確校準(zhǔn)VNA，適當(dāng)?shù)腜CB設(shè)計(jì)至關(guān)重要。TRL等技術(shù)可以補(bǔ)償PCB設(shè)計(jì)的誤差，但無法完全消除誤差。例如，設(shè)計(jì)采用TRL校準(zhǔn)的PCB時(shí)，S21（如RF繼電器的插入損耗等）的值必須很低，為了精確測量S參數(shù)，需要考慮透射標(biāo)準(zhǔn)的回?fù)p(S11、S22)?；?fù)p是指阻抗不匹配導(dǎo)致反射回信號(hào)源的輸入功率。無論P(yáng)CB走線的設(shè)計(jì)多么好，總是存在一定程度的不匹配。大多數(shù)PCB制造商只能保證5%的阻抗匹配精度，甚至達(dá)到這一精度也是勉為其難。這種回?fù)p會(huì)導(dǎo)致VNA指示的插入損耗大于實(shí)際存在的插入損耗，因?yàn)閂NA“認(rèn)為”它向DUT發(fā)送了比實(shí)際發(fā)送量更大的功率。
隨著要求的插入損耗水平的降低，將有必要減少透射標(biāo)準(zhǔn)貢獻(xiàn)給校準(zhǔn)的回?fù)p量。而測量頻率越高，就越難以做到這一點(diǎn)。

要減少TRL設(shè)計(jì)的校準(zhǔn)標(biāo)準(zhǔn)的回?fù)p，有幾點(diǎn)需要特別注意。首先，傳輸線路設(shè)計(jì)非常重要，需要與PCB制造商密切協(xié)調(diào)，確保使用正確的設(shè)計(jì)、材料和工藝來實(shí)現(xiàn)所需的阻抗與頻率曲線。連接器件的選擇至關(guān)重要，必須能夠在相關(guān)范圍內(nèi)滿意地工作。選定連接器件后，還有必要確保連接器與PCB之間的結(jié)點(diǎn)設(shè)計(jì)良好，如若不然，它可能會(huì)破壞同軸電纜與PCB傳輸線路之間所需的50 阻抗，導(dǎo)致系統(tǒng)回?fù)p增大。許多連接器制造商都會(huì)提供高頻連接器的正確布局布線圖紙，以及預(yù)設(shè)計(jì)的傳輸線路設(shè)計(jì)和PCB堆疊。找到一家能按此設(shè)計(jì)生產(chǎn)的PCB制造商可以大大簡化PCB設(shè)計(jì)工作。
其次需要考慮PCB的裝配。連接器與PCB傳輸線路之間的結(jié)點(diǎn)至關(guān)重要，因此連接器的焊接會(huì)對(duì)過渡產(chǎn)生重大影響。連接不良或未對(duì)齊的連接器會(huì)破壞電感和電容之間的微妙平衡，從而影響結(jié)點(diǎn)的阻抗。圖5是一個(gè)焊接不良的連接器結(jié)點(diǎn)示例。

圖5. 連接不良的SMA
如果設(shè)計(jì)程序沒有考慮阻焊膜涂層的介電常數(shù)，則它也可能會(huì)對(duì)傳輸線路的阻抗產(chǎn)生不利影響。在低頻PCB中，這不是一個(gè)大問題，但隨著頻率提高，阻焊膜可能會(huì)帶來麻煩。
為了確保透射走線的回?fù)p是可接受的，有必要利用VNA測量回?fù)p。因?yàn)橄到y(tǒng)的參考平面是從連接器到連接器，所以SOLT校準(zhǔn)應(yīng)當(dāng)足以測量透射走線。一旦確定透射走線的回?fù)p性能，就可以通過在走線上執(zhí)行TDR來監(jiān)視缺陷。TDR會(huì)顯示系統(tǒng)與目標(biāo)阻抗偏差最大的區(qū)域。
在TDR曲線上，應(yīng)當(dāng)可以標(biāo)出系統(tǒng)中對(duì)偏差貢獻(xiàn)最大的具體部分。圖6所示為一條傳輸線路走線及其對(duì)應(yīng)的TDR曲線?？梢栽赥DR曲線上定位某些部分的阻抗，從而明白哪些部分造成了最大的回?fù)p。從圖中可以看出，SMA與傳輸線路之間的結(jié)點(diǎn)偏離50 ，并且傳輸線路本身的阻抗也不是很接近50 。為了改善該P(yáng)CB的性能，需要采取上面所說的一些措施。

圖6. PCB與TDR曲線

使用S參數(shù)

在某一頻率范圍內(nèi)表征一個(gè)DUT時(shí)，S參數(shù)可以提供許多好處。除了顯示某一頻率時(shí)的增益、損耗或阻抗匹配以外，還可以用Y參數(shù)（導(dǎo)納參數(shù)）等其它形式替換S參數(shù)，以便計(jì)算電容等物理參數(shù)。Y參數(shù)與S參數(shù)的唯一區(qū)別在于：前者是在目標(biāo)引腳短路(0 )情況下導(dǎo)出的（公式5到8），而后者則是在匹配50 端接阻抗情況下導(dǎo)出的。可以對(duì)Y參數(shù)進(jìn)行實(shí)際測量，但它比S參數(shù)更難以記錄，因?yàn)樵趯掝l率范圍內(nèi)造成真正的短路非常困難。由于寬帶50 匹配更容易做到，因此更好的方法是記錄S參數(shù)，然后將S參數(shù)轉(zhuǎn)換成Y參數(shù)。大部分現(xiàn)代RF軟件包都可以實(shí)現(xiàn)這一點(diǎn)。

計(jì)算物理參數(shù)

下面舉一個(gè)利用S參數(shù)來計(jì)算目標(biāo)頻率范圍內(nèi)電容的例子，考慮圖1所示的RF繼電器。當(dāng)繼電器開路（即斷開）時(shí)，為了計(jì)算繼電器到地的電容，首先必須將S參數(shù)記錄轉(zhuǎn)換為Y參數(shù)，也就是將50 環(huán)境下的數(shù)據(jù)轉(zhuǎn)換為短路端接情況下的數(shù)據(jù)。從繼電器的物理結(jié)構(gòu)可以明顯看出，當(dāng)輸出端口接地并且開關(guān)斷開時(shí)，至地的電容可以通過檢查Y11參數(shù)而得知，Y11衡量送回信號(hào)源的功率量。當(dāng)開關(guān)斷開時(shí)，所有功率都應(yīng)被反射回信號(hào)源，但實(shí)際上，某些功率會(huì)到達(dá)接地（Y參數(shù)定義的要求）的輸出端口，該功率通過電容傳輸?shù)降亍Ｒ虼?，將Y11參數(shù)的虛部除以2πf便得到目標(biāo)頻率時(shí)RF繼電器到地的電容。
若要計(jì)算RF繼電器的電感，可以使用類似的方法，但此時(shí)需要用Z（阻抗）參數(shù)代替Y參數(shù)。Z參數(shù)與S參數(shù)和Y參數(shù)相似，不過它不是使用阻抗匹配或短路，而是使用開路來定義端接。略加考慮便可將此方法應(yīng)用于所有器件，以計(jì)算多種不同的物理參數(shù)。

匹配網(wǎng)絡(luò)

S參數(shù)的另一個(gè)應(yīng)用是匹配網(wǎng)絡(luò)的設(shè)計(jì)。許多應(yīng)用要求阻抗匹配以確保在某一頻率實(shí)現(xiàn)最佳的功率傳輸。利用S參數(shù)，可以測量器件的輸入和輸出阻抗，然后可以在史密斯圖上顯示S參數(shù)，并設(shè)計(jì)適當(dāng)?shù)钠ヅ渚W(wǎng)絡(luò)。

為客戶提供模型

如上所述，由于S參數(shù)廣泛適用，因此可以利用S參數(shù)文件向用戶提供線性電路的輸入輸出信息，并完整描述寬頻率范圍內(nèi)器件的特性，而無需披露復(fù)雜或者專有的設(shè)計(jì)?？蛻艨梢园凑张c上面所述類似的方法，利用S參數(shù)在其系統(tǒng)中構(gòu)建器件模型。

結(jié)束語

S參數(shù)是創(chuàng)建和驗(yàn)證寬帶寬的高頻模型的有用工具。一旦記錄下來，便可以利用S參數(shù)計(jì)算許多其它電路特性，以及創(chuàng)建匹配網(wǎng)絡(luò)。然而，設(shè)計(jì)測量系統(tǒng)時(shí)，必須考慮一些必要的注意事項(xiàng)，其中最重要的是校準(zhǔn)方法的選擇和PCB設(shè)計(jì)。通過采取本文所述的措施，可以避免某些潛在的問題。
References
參考文獻(xiàn)
Rako, Paul. “TDR: taking the pulse of signal integrity.” EDN, September 3, 2007.
Bowick, Chris, John Blyler, and Cheryl Ajluni. RF Circuit Design. Newnes. 2007.
作者簡介

Joseph Creech [joseph.creech@analog.com] 2005年畢業(yè)于愛爾蘭科克大學(xué)，獲工程學(xué)士學(xué)位。他已在ADI公司RPS組的設(shè)計(jì)評(píng)估部門工作6年。