一種帶隙基準(zhǔn)電壓源的設(shè)計(jì)與仿真
作者：
時(shí)間：2011-08-18
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
2 帶隙基準(zhǔn)電壓源電路設(shè)計(jì)
2．1 帶隙基準(zhǔn)核心電路
帶隙基準(zhǔn)核心電路采用一階補(bǔ)償技術(shù)，溫度系數(shù)一般能達(dá)到(10～20)×10-6℃。如圖2所示，為本設(shè)計(jì)的帶隙基準(zhǔn)電壓源的核心電路，圖中用PMOS電流源作為偏置電流，由于MOS管的溝道長(zhǎng)度調(diào)制效應(yīng)會(huì)導(dǎo)致顯著的電源電壓依賴(lài)性。為解決這一問(wèn)題，可利用共源共柵結(jié)構(gòu)良好的屏蔽特性，電路中的電流源采用共源共柵結(jié)構(gòu)。同時(shí)為減小運(yùn)放失調(diào)電壓的影響，可采用兩個(gè)三極管級(jí)聯(lián)的結(jié)構(gòu)。運(yùn)算放大器用來(lái)保證N1和N2兩點(diǎn)的電位相等。根據(jù)理論分析可知，適當(dāng)調(diào)整晶體管Q1～Q5的發(fā)射極面積和電阻R1～R5的電阻值，可產(chǎn)生與溫度無(wú)關(guān)的基準(zhǔn)電壓VREF。本文引用地址：http://m.butianyuan.cn/article/155888.htm
評(píng)論