DRM測試接收機的設計方案

　　4.3 主控制程序流程圈

　　根據(jù)圖2所示的DRM信號處理時序，圖4為ARM基帶處理主控制程序流程圖，依次進行碼元同步、整數(shù)倍頻偏估計、幀同步及后續(xù)信道解碼處理。上述過程實現(xiàn)了DRM接收機基帶信道解碼過程。

　　4.4 測試結果

　　測試信號采用模式C、10kHz帶寬的DRM信號，信道采用標準中提供的2號信道模型，SNR=23dB，頻偏為2倍子載波間隔。

　　測試結果示于圖5中，其中圖5(a)為未經(jīng)過同步和均衡處理的數(shù)據(jù)星座圖;圖5(b)(d)為接收信號通過硬件正交解調、同步、均衡、信道解碼等模塊后輸出數(shù)據(jù)的星座圖。從圖5中可以看出，經(jīng)過同步、均衡處理后，星座圖明顯改善，處理器有效地解出了三個通道的數(shù)據(jù)。

　　數(shù)字廣播產(chǎn)業(yè)有廣泛的市場前景，而擁有自主知識產(chǎn)權的接收機對民族工業(yè)具有特殊意義。本文討論的DRM測試接收機信號處理流程及硬件平臺的結構是對硬件實現(xiàn)DRM接收機的一次有益嘗試。上述結構、算法已經(jīng)在ARM7和FPGA的硬件平臺上聯(lián)調通過，驗證了本文提出的信號處理流程及硬件平臺的可實現(xiàn)性，但所驗證的主要是基帶信號處理功能，還沒有包括接收機的全部.整個測試接收機的設計工作仍然需要進一步完善。