基于CAN核的四冗余通信板設(shè)計(jì)與仿真
通信板初始化流程如圖3所示。
數(shù)據(jù)發(fā)送流程如圖4所示,數(shù)據(jù)接收流程如圖5所示。
4系統(tǒng)的仿真
采用Modelsim進(jìn)行仿真。
系統(tǒng)的測(cè)試平臺(tái)(TestBench),例化了模塊can4core和1個(gè)CAN核cantop,并仿真它們之間的通信。
本仿真完全按照CAN核正常工作過(guò)程進(jìn)行,仿真過(guò)程如下:
①初始化設(shè)置。首先進(jìn)行時(shí)間寄存器的設(shè)置和數(shù)據(jù)格式的設(shè)置。通過(guò)平臺(tái)對(duì)本系統(tǒng)設(shè)計(jì)模塊和CAN核進(jìn)行設(shè)置。
②同步測(cè)試。包括硬同步測(cè)試和重新同步測(cè)試。一個(gè)硬同步后,內(nèi)部的位時(shí)間以同步段重新開(kāi)始。硬同步使引起硬同步的跳變沿位于重新開(kāi)始的位時(shí)間同步段之內(nèi)。
③空FIFO測(cè)試(test_empty_fifo_ext)。該測(cè)試通過(guò)接收2個(gè)數(shù)據(jù)幀,然后讀取接收緩沖器,接著清空緩沖器,再讀取緩沖器,反復(fù)清空和讀取,看FIFO中的數(shù)據(jù)是否被完全清除。
④滿(mǎn)FIFO測(cè)試(test_full_fifo_ext)。首先清空寄存器,然后通過(guò)不斷地接收數(shù)據(jù)幀來(lái)填滿(mǎn)FIFO并讀取信息,檢測(cè)是否能正常工作。
⑤總線(xiàn)空閑測(cè)試(bus-off-test)。通過(guò)不斷發(fā)送數(shù)據(jù)來(lái)使總線(xiàn)處于忙狀態(tài),致使總線(xiàn)產(chǎn)生錯(cuò)誤,測(cè)試中斷寄存器是否能檢測(cè)到錯(cuò)誤,以及錯(cuò)誤清除后CAN核能否繼續(xù)正常工作。
⑥Basic CAN模式發(fā)送幀檢測(cè)。測(cè)試CAN核能否正常發(fā)送幀。
⑦寄存器測(cè)試。通過(guò)不停地讀寫(xiě)寄存器,檢測(cè)CAN核寄存器是否正常工作。
⑧總線(xiàn)上數(shù)據(jù)的傳輸。仿真過(guò)程中重要的一點(diǎn)就是總線(xiàn)上是否能夠正常傳輸數(shù)據(jù)信息。
經(jīng)過(guò)仿真可以看到該CAN通信板突破了SJA1000在速度方面的限制,傳輸速度可達(dá)2 MHz,有效傳輸速率得到了大幅提高,工作性能良好。
結(jié)語(yǔ)
本文設(shè)計(jì)的CAN總線(xiàn)通信板完成了PC/104與CAN總線(xiàn)的通信轉(zhuǎn)換,改變了傳統(tǒng)的應(yīng)用CAN控制器加外部控制器的設(shè)計(jì)方法,在設(shè)計(jì)CAN核的基礎(chǔ)上,將通信板中所有數(shù)字信號(hào)處理部分都放在FPGA內(nèi)部來(lái)實(shí)現(xiàn),使通信速度得到很大提高。無(wú)論是在傳輸速率還是在抗干擾、抗震性等方面,CAN核應(yīng)用的綜合性能都得到了很大的提高。
評(píng)論